JPS59111538A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、内蔵されたマイクロプログラムにしだがって
動作する形式のマイクロプログラム制御装置に関し、特
に斯か６マイクロプログラム制御装置に内蔵されたマイ
クロプログラムの変更方式に関する。

（従来技術） 従来、この種のマイクロプログラム制御装置においては
、内蔵されたマイクロプログラムの機能が複雑であって
、プログラムステップ数も大きいため、設計上に誤りの
混入する可能性が大きかった。

このため、プログラムの変更については種々の方式が考
慮されてきた。

例えば、マイクロプログラムをランダムアクセス式読出
し書込み記憶回路に記憶すれば変更は容易であるが、こ
の形式の記憶回路は高価な上、制御装置の電源投入ごと
にすべてのマイクロプログラムを記憶しなおさなければ
ならないと云う問題点があった。

このような情報をランダムアクセス式読出し書込み記憶
回路に記憶することが多いとは云え、この場合には記憶
内容を直接変更できないので、例えば、次のような２種
類の方式により変更が実行されてきた。

；７１の方式は、変更すべきマイクロプログラムステッ
プのすべてのアドレスを格納するための手段をあらかじ
め設けておき、読出されたアドレスを読出し専用記憶回
路から読出されたアドレスと比較し、両者が一致した場
合には読出し専用記憶回路からの読出しを禁止して、修
正されたマイクロプログラムステップを記憶したランダ
ムアクセス式読出し書込み記憶回路の内容を読出すもの
である。　第１０方式は、例えば特開昭５１−１２１２
３０号、あるいは特開昭５５−２５１８４号などに記載
されている。

第２の方式は、マイクロプログラムの機械命令の種類に
応じて、ランダムアクセス式読出し書込み記憶回路から
読出すか、あるいは続出し専用記憶回路から読出すかを
選択して決定するものである。

第２の方式は例えば、特開昭５３−１１３４４５号に記
載されている。　しかし、上記方式においてはいずれも
次のような問題点があった。

すなわち、第１の方式においては、変更を要するプログ
ラムルーチンが多量に存在する場合、変更アドレスや命
令などを多量に保持するための手段が必要になると云う
問題があった。

また、牙２の方式においては、読出し専用記憶回路の記
憶容量を超えてプログラムルーチンを追加した場合には
、これに装置が対処できないと云う問題があった。

（発明の目的） 本発明の目的は、マイクロプログラムを格納した読出し
専用記憶回路と、代替マイクロプログラムを格納したラ
ンダムアクセス式読出し書込み記憶回路と、第１および
第２のレジスタ回路と、比較回路と、変更制御回路と、
牙１および第２の選択回路と、実行回路とによレマイク
ロプログラム、あるいは代替マイクロプログラムのアド
レスをあらかじめ定められたルーチンにより選択的にア
クセスするようにして、読出し専用記憶回路の記憶容量
を超えてマイクロプログラムルーチンを追加することに
も対応可能な変更方式を採用したマイクロプログラム制
御装置を提供することにある。

（発明の構成） 本発明によるマイクロプログラム制御装置は読出し専用
記憶回路と、ランダムアクセス式読出し書込み記憶回路
と、第１および第２のレジスタ回路と、比較回路と、変
更制御回路と、第１および第２の選択回路と、実行回路
とを具備したものである。

読出し専用記憶回路は、マイクロプログラムを記憶して
おくだめの回路であり、ランダムアクセス式読出し書込
み記憶回路は代替マイクロプログラムを記憶するだめの
回路である。

第１のレジスタはマイクロプログラムの変更すべきルー
チンの開始アドレス情報と、代替マイクロプログラムの
開始／終了アドレス情報と、代替マイクロプログラムか
らマイクロプログラムへの戻り先アドレス情報とを保持
するだめの回路である。

第２のレジスタ回路は読出し専用記憶回路、またはラン
ダムアクセス式読出し書込み記憶回路のアクセスアドレ
ス情報を保持するだめのものである。

比較回路は第１、および第２のレジスタからのアドレス
情報を相互に比較するための回路である１、 変用、ｌｊ制御回路は比較回路からの１」１力に応じて
アドレス情報の変更をツ・１のレジスタ回路に通知する
とともに、詩出し専用記憶回路か、あるいはランダムア
クセス式読出し書込み記憶回路かのいずれを有効化する
かを決定するだめの回路である。　第１の選択回路は上
記変り制御回路の決定にしたがい、読出し専用記憶回路
か、あるいはランダムアクセス式読出し書込み記憶回路
かを遮択し、こ才１によってアドレス情報を該当する記
憶回路に与えるための回路である。

第２の選択回路は第１の選択回路と一対の動作をするも
ので、選択された側の記憶回路から処理すべきデータを
取出すだめの回路である。

実行回路は、選択された側の記憶回路から読出されたマ
イクロプログラム、または代替マイクロプログラムを実
行するだめの回路であり、これとともに、実行したマイ
クロプログラムマタは代替マイクロプログラムの内容に
しだがって次に実行すべきマイクロプログラムアドレス
を決定するものである。

本発明におけるマイクロプログラム制御装置においては
、電源投入時の初期化契機により読出し専用記憶回路か
らマイクロプログラムの読出しを開始し、マイクロプロ
グラムの実行アドレスが第１のレジスタ回路により保持
された変更すべきルーチンの開始アドレス捷でステップ
が進むと、ランダムアクセス式読出しｌ、み記憶回路か
ら読出された代替マイクロプログラムを読出し、代替マ
イクロプログラムが代替マイクロプログラムの終了アド
レスに至ると再び、読出し専用記憶回路に記憶されてい
るマイクロプログラムをマイクロプログラムの戻り先ア
ドレスから開始して読出して実行を継続する。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

本発明の一実施例を示す牙１図において、本発明のマイ
クロプログラム制御装置は読出し専用記憶回路１と、ラ
ンダムアクセス式読出し書込み記憶回路２と、第１およ
び第２のレジスタ回路３．４と、比較回路５と、変更制
御回路６と、第１および第２の選択回路７．８と、実行
回路９とを具備したものである。

読出しｑ用自己憶回路１はマイクロプログラムを記憶し
ておくためのメモリであり、ランダムアクセス式読出１
〜書込み記憶回路２は代替マイクロプログラムを記憶す
るだめのものである。

第１のレジスタ回路３は読出し専用記憶回路１に記憶さ
れているマイクロプログラムの変更すべきルーチンの開
始アドレスと、ランダムアクセス式読出し書込み記憶回
路２に記憶されて−る代替マイクロプログラムの開始／
終了アドレスと、マイクロプログラムの戻り先アドレス
とのアドレス情報を格納するだめのものである、第２の
レジスタ回路４はアドレスレジスタであり、電、源投入
時などの初期設定時には指定された値のデータがこのレ
ジスタにセットされるが、実行されるべきマイクロプロ
グラムの内容にしたがってこの値は更新される。

定常動作状態において、第２のレジスタ回路４には読出
し専用記憶回路１、あるいはランダムアクセス式読出ｌ
〜書込み記憶回路２のだめのアクセスアドレスが保持さ
れている。

比較回路５は、第２のレジスタ回路４から出力信号線４
５を介して送出されるデータと、牙１のレジスタ回路３
から出力信号線あを介して送出されるデータとを入力と
し、マイクロプログラムから代替マイクロプログラムへ
の変更、なら知するものである。

変更制御回路６は、比較回路５から出力信号線５６を介
して送出された通知にしたがい、第１のレジスタ回路３
に対して信号線６３を介して出力アドレス情報の変更を
通知するとともに、信号線６７を介して；７１および第
２の選択回路７＼８に対して読出し専用記憶回路１、あ
るいはランダムアクセス式読出し書込み記憶回路２のう
ちのいずれを有効化するかを通知する。

第１の選択回路７は変更制御回路６の指示にしたがって
、信号線４７のアドレス情報か、あるいは信号線３４の
アドレス情報かのいずれかを選択する。　瓢′２の選択
回路８は読出し専用記憶回路１から送出されたアクセス
データか、あるいはランダム式読出し書込み記憶回路２
から送出されたアクセスデータかのいずれかを選択する
。

実行回路９は第２の選択回路８によって選択され、信号
、１８Ｉ８１から入力されたマイクロプログラムの各ス
テップを実行するだめの回路である。

本発明によるマイクロプログラム制御装置においては、
電源投入時を契機として内部ノ・−ドウエアが初期化さ
れ、アドレスレジスタ４の内容によって指定された値の
アドレスより実行が開始し、読出し専用記憶回路１に記
憶されているマイクロプログラムをこの開始アドレスか
ら実行するように構成されている。　この場合には、読
出し専用記憶回路１を有効化するように変更′ＩａＩＩ
御回路６から信号線６７に出力が送出されている。　保
守装置などの外部装置よりランダムアクセス式読出し書
込み記憶回路２に記憶されている代替マイクロプログラ
ムと、牙１のレジスタ回路３に格納されている各種アド
レス情報とは、特定の指令を送出したときにデータとし
て使用される。　ランダムアクセス式読出し書込み記憶
回路２と第１のレジスタ３とに対するデータの格納が完
了していれば、第１のレジスタ回路３から信号線３５を
介して変更すべき読出し専用記憶回路１のマイクロプロ
グラムアドレスを出力することができる。

このような状態のもとで、読出し専用記憶回路１に記憶
されているマイクロプログラムは順次実行される。　マ
イクロプログラムが実行すれてステップが変更すべきア
ドレスに至ると、読出し専用記憶回路１に格納されてい
るマイクロプログラムの実行アドレスを保持している第
２のレジスタ回路４から信号線４５を介して出力される
内容が信号線３５上の変更アドレス情報と一致する。　
このため、比較回路５から出力信号線５６を介して変更
制御回路６に対して代替マイクロプログラムを実行する
ように指示信号が送出される１、　変更制御回路６にこ
の指示信号が入力されると、直ちに出力信号線６７を介
して第１、および第２の選択回路７．８に対して読出し
専用記憶回路１を無効化するとともに、ランダムアクセ
ス式読出し書込み記憶回路２を有効化するように指示が
送出され、出力信号線６３を介して第１のレジスタ回路
３に対して代替マイクロプログラムの開始アドレスを牙
２のレジスタ回路４にセットするよう指示が送出される
。

第１のレジスタ回路３はこの指示にしたがい、出力信号
ｍ３４に対して代替マイクロプログラムの開始アドレス
情報を送出するとともに、出力信号線３５を介して代替
マイクロプログラムの終了アドレスを送出する。

そこで、牙１の選択回路７はそれまで有効であったアド
レス情報入力信号線４７を無効化し１入力信号線アを介
して入力される代替マイクロプログラムの開始アドレス
情報を有効化して有効アドレスとする。　このアドレス
にしたがって読出し専用記憶回路１、ならびにランダム
アクセス式読出し書込み記憶回路２から読出されたマイ
クロプログラム々らびに代替マイクロプログラムのうち
、第２の選択回路８によりランダムアクセス式読出し書
込み記憶回路２からの代替マイクロプログラムのみが有
効化され、信号線８１から実行回路９に入力されて実行
されることになる。　この開始時には、土に説明したよ
うに信号線３４を介して送出された代替マイクロプログ
ラムの開始アドレスが牙２のレジスタ４に設定されるの
で、以降のマイクロプログラム制御装置の動作は代替マ
イクロプログラムニジたがって行なわれる。　したがっ
て、第２のレジスタ４の内容が順次更新されて処理が進
行するわけである。

これらの動作は従来技術より明らかである。

次に、代替マイクロプログラムの終了アドレスまで処理
が進行した場合、第２のレジスタ４から出力信号線４５
上へ送出されたアドレス情報と、信号線３５を介して送
出された代替マイクロプログラムの終了アドレス情報と
が一致するので・比較回路５から信号線秘を介して代替
マイクロプログラムの終了を変更制御回路６に通知する
。　このとき、変更制御回路６から信号線６７を介して
第１、および第２の選択回路７．８に対して選択記憶回
路の変更を指示し、ランダムアクセス式読出し書込み記
憶回路２を無効化するとともに、読出し専用記憶回路１
を有効化する。　これとともに、変更制御回路６では信
号線田を介して第１のレジスタ回路３に対してマイクロ
プログラムの戻り先アドレスを第２のレジスタ４にセッ
トするよう指示する。

第１のレジスタ回路３ではこの指示にしたがい、出力信
号＃ｉ！３４に対してマイクロプログラムの戻シ先アド
レス情報を送出するとともに、出力信号線３５から送出
された信号を無効化する。

以下、上記代替マイクロプログラムの実行時と同様な動
作を行ない、代替マイクロプログラムに変って戻り先ア
ドレスよりマイクロプログラムの実行が開始される。

なお、第１のレジスタ回路３に格納された変更アドレス
、代替開始／終了アドレス、戻り先アドレスなどの各種
アドレス情報の組を複数対格納することが可能となるよ
う第１のレジスタ回路３を構成した場合には、上記牙１
のレジスタ回路３から出力信号線３５へ送出された信号
を無効化せず、次の変更すべき代替マイクロプログラム
アドレスを出力する。

以上、上記説明した動作が繰返される。

（発明の効果） 本発明は以上説明したように、マイクロプログラムを格
納した読出し専用記憶回路と、代替マイクロプログラム
を格納したランダムアクセス式読出し書込み記憶回路と
、その他の必要な選択、制御、保持、比較等の回路とを
具備してマイクロプログラム、あるいは代替マイクロプ
ログラムのアドレスをあらかじめ定められたルーチンに
より選択的にアクセスすることにより、効率のよい内蔵
マイクロプログラムの変更が容易に実現でき、さらに読
出し専用記憶回路の容量を超えたマイクロプログラムル
ーチンの追加にも容易に対処することができると云う効
果がある。

【図面の簡単な説明】

第１図は本発明によるマイクロプログラム制御装置の一
実施例を示すブロック図である。 １・・・読出し専用記憶回路 ２・・・ランダムアクセス式読出し書込み記憶回路 ３．４・・・レジスタ回路 ５・・・比較回路 ６・・・変更制御回路 ７．８・・・選択回路 ９・・・実行回路 特許出願人　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. マイクロプログラムを記憶しておくだめの読出し専用記
   憶回路と、代替マイクロプログラムを記憶するためのラ
   ンダムアクセス式読出し書込み記憶回路と、前記マイク
   ロプログラムの変更すべきルーチンの開始アドレス情報
   と、前記代替マイクロプログラムの開始／終了アドレス
   情報と、前記代替マイクロプログラムから前記マイクロ
   プログラムへの戻り先アドレス情報とを保持するための
   第１のレジスタ回路と、前記読出し専用記憶回路、また
   は前記ランダムアクセス式読出し書込み記憶回路のアク
   セスアドレス情報を保持するための第２のレジスタ回路
   と、前記第１および第２のレジスタ回路からの前記アド
   レス情報を比較するための比較回路と・前記比較回路か
   らの出力に応じて前記アドレス情報の変更を前記第１の
   レジスタ回路に通知するとともに前記読出し専用記憶回
   路か、あるいは前記ランダムアクセス式読出し書込み記
   憶回路かのいずれを有効化するかを決定するだめの変更
   制御回路と、前記変更制御回路の前記決定にしたがい、
   前記読出し専用記憶回路か、あるいは前記ランダムアク
   セス式読出し書込み記憶回路かを選択して前記アドレス
   情報を与えるための第１の選択回路と、前記第１の選択
   回路と一対の動作をして前記選択された側の記憶回路か
   ら処理すべきデータを取出すための第２の選択回路と、
   前記選択された側の記憶回路から読出された前記マイク
   ロプログラム、または前記代替マイクロプログラムを実
   行するとともに、前記実行したマイクロプログラムの内
   容にしたがって次に実行すべきマイクロプログラムアド
   レスを決定するための実行回路とを具備し、電源投入時
   の初期化契機により前記読出し専用記憶回路から前記マ
   イクロプログラムの読出しを開始し、前記マイクロプロ
   グラムの実行アドレスが前記第１のレジスタ回路により
   保持されている前記変更すべきルーチンの開始アドレス
   までステップが進むと、前記ランダムアクセス式読出し
   書込み記憶回路から前記代替マイクロプログラムを読出
   し、前記代替マイクロプログラムが前記代替マイクロプ
   ログラムの終了アドレスに至ると前記読出し専用記憶回
   路に記憶されている前記マイクロプログラムを再び前記
   マイクロプログラムの戻り先アドレスから開始して読出
   し、実行を継続するように構成したことを特徴とするマ
   イクロプログラム制御装置。