JP2805786B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2805786B2 JP2805786B2 JP1005123A JP512389A JP2805786B2 JP 2805786 B2 JP2805786 B2 JP 2805786B2 JP 1005123 A JP1005123 A JP 1005123A JP 512389 A JP512389 A JP 512389A JP 2805786 B2 JP2805786 B2 JP 2805786B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- block
- vector
- data
- vector store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主記憶手段と、ベクトル要求を処理するベ
クトル処理手段と、スカラ要求を処理するスカラ処理手
段を主構成要素とする情報処理装置に関する。
クトル処理手段と、スカラ要求を処理するスカラ処理手
段を主構成要素とする情報処理装置に関する。
従来、この種の情報処理装置における緩衝記憶手段の
無効化処理は、ベクトル処理手段からのベクトルストア
要求によって主記憶手段上のデータが書き換えられるこ
とで、そのデータの写しをブロック単位で持っている緩
衝記憶手段のブロックデータが無効になってしまう場合
があるため、後続のスカラロード要求に対して緩衝記憶
手段としてのデータの保障を行うためになされる。
無効化処理は、ベクトル処理手段からのベクトルストア
要求によって主記憶手段上のデータが書き換えられるこ
とで、そのデータの写しをブロック単位で持っている緩
衝記憶手段のブロックデータが無効になってしまう場合
があるため、後続のスカラロード要求に対して緩衝記憶
手段としてのデータの保障を行うためになされる。
この時の無効化処理は、ベクトルストア要求が実行さ
れたら緩衝記憶手段にあるブロックデータのすべてを無
効化してしまうような制御方式や、ベクトルストア要求
時にベクトルストア開始アドレス（Ｂ）、ベクトルスト
ア要素間距離（Ｄ）およびベクトルストア要素数（Ｌ）
等の情報から無効化アドレス（B,B＋D,B＋2D,…,B＋Ｄ
・Ｌ）を作成し、それぞれを用いてブロック単位に無効
化処理を行う方式によって緩衝記憶手段に対する後続の
アクセスに対するデータ保障を行っていた。
れたら緩衝記憶手段にあるブロックデータのすべてを無
効化してしまうような制御方式や、ベクトルストア要求
時にベクトルストア開始アドレス（Ｂ）、ベクトルスト
ア要素間距離（Ｄ）およびベクトルストア要素数（Ｌ）
等の情報から無効化アドレス（B,B＋D,B＋2D,…,B＋Ｄ
・Ｌ）を作成し、それぞれを用いてブロック単位に無効
化処理を行う方式によって緩衝記憶手段に対する後続の
アクセスに対するデータ保障を行っていた。
上述した従来の無効化処理方式では、緩衝記憶手段に
登録されたブロックデータを、ベクトルストア要求によ
って全てのブロックデータを時間をかけて無効化してし
まったり、作成した無効化アドレス（B,B＋D,B＋2D,…,
B＋Ｄ・Ｌ）によって、無効化処理を１つ１つを緩衝記
憶手段の同一ブロックに対してであっても実行すること
によって無効化を行なったりしていたために、前者の方
法では、ブロックデータがすべて無効化されてしまい、
後続のスカラロード要求の処理速度が落ち、後者の方法
では、無効化処理に無駄な時間がかかり後続要求の処理
が遅くなるという欠点がある。
登録されたブロックデータを、ベクトルストア要求によ
って全てのブロックデータを時間をかけて無効化してし
まったり、作成した無効化アドレス（B,B＋D,B＋2D,…,
B＋Ｄ・Ｌ）によって、無効化処理を１つ１つを緩衝記
憶手段の同一ブロックに対してであっても実行すること
によって無効化を行なったりしていたために、前者の方
法では、ブロックデータがすべて無効化されてしまい、
後続のスカラロード要求の処理速度が落ち、後者の方法
では、無効化処理に無駄な時間がかかり後続要求の処理
が遅くなるという欠点がある。
本発明の情報処理装置は、 スカラ処理手段と主記憶手段との間にあって、前記主
記憶装置にあるデータの１部の写しを2nバイトの大きさ
からなるブロックデータ単位に記憶し、該ブロックのブ
ロックアドレスと、該ブロックのデータの有効を表示す
る有効ビットを持つ緩衝記憶手段と、 ベクトル処理手段から主記憶手段に出されたベクトル
ストア要求によって書き換えられた前記主記憶手段にあ
るデータに対応する前記緩衝記憶手段にあるブロックデ
ータの有効ビットを無効にするためのアドレス作成に必
要なベクトルストア開始アドレス（Ｂ）とベクトルスト
ア要素数（Ｌ）およびベクトルストア要素間距離（Ｄ）
を保持するアドレス情報保持手段と、 前記アドレス情報保持手段から送られてくるベクトル
ストア開始アドレス（Ｂ）、ベクトルストア要素数
（Ｌ）およびベクトルストア要素間距離（Ｄ）からベク
トルストア要求の示す終了アドレス（Ｂ＋Ｄ・Ｌ）を求
め、該終了アドレスの一部からなる前記緩衝記憶手段の
ブロックデータのブロックアドレスに対応するベクトル
ストア終了ブロックアドレスを作成する終了ブロックア
ドレス作成手段と、 前記アドレス情報保持手段から送られて来るベクトル
ストア要素間距離（Ｄ）が前記緩衝記憶手段のブロック
データのブロックサイズ（2nバイト）よりも大きい場合
には前記ベクトルストア要素間距離（Ｄ）を、前記アド
レス情報保持手段から送られて来るベクトルストア要素
間距離（Ｄ）が前記緩衝記憶手段のブロックデータのブ
ロックサイズ（2nバイト）よりも小さい場合には前記ブ
ロックサイズ（2nバイト）をそれぞれ要素間距離（D1）
として選択する要素間距離選択手段と、 前記要素間距離選択手段からの要素間距離（D1）と前
記アドレス情報保持手段からのベクトルストア開始アド
レスとから前記ベクトルストア要求によって書き換えら
れたデータに対応する前記緩衝記憶手段にあるブロック
データの有効ビットを無効にするための無効化ブロック
アドレスを作成する無効化ブロックアドレス作成手段
と、 前記無効化ブロックアドレス作成手段から送られて来
る無効化ブロックアドレスと前記終了ブロックアドレス
作成手段から送られて来る終了ブロックアドレスとを比
較し、一致を検出した場合に無効化処理終了信号を出力
するアドレスチェック手段と、 前記無効化ブロックアドレス作成手段からの無効化ブ
ロックアドレスに従って該無効化ブロックアドレスに該
当するブロックデータが前記緩衝記憶手段に存在した場
合に前記ブロックデータの有効ビットを無効にするとと
もに前記アドレスチェック手段から無効化処理終了信号
が送られて来るまで無効化処理を続ける無効化処理手段
とを有する。
記憶装置にあるデータの１部の写しを2nバイトの大きさ
からなるブロックデータ単位に記憶し、該ブロックのブ
ロックアドレスと、該ブロックのデータの有効を表示す
る有効ビットを持つ緩衝記憶手段と、 ベクトル処理手段から主記憶手段に出されたベクトル
ストア要求によって書き換えられた前記主記憶手段にあ
るデータに対応する前記緩衝記憶手段にあるブロックデ
ータの有効ビットを無効にするためのアドレス作成に必
要なベクトルストア開始アドレス（Ｂ）とベクトルスト
ア要素数（Ｌ）およびベクトルストア要素間距離（Ｄ）
を保持するアドレス情報保持手段と、 前記アドレス情報保持手段から送られてくるベクトル
ストア開始アドレス（Ｂ）、ベクトルストア要素数
（Ｌ）およびベクトルストア要素間距離（Ｄ）からベク
トルストア要求の示す終了アドレス（Ｂ＋Ｄ・Ｌ）を求
め、該終了アドレスの一部からなる前記緩衝記憶手段の
ブロックデータのブロックアドレスに対応するベクトル
ストア終了ブロックアドレスを作成する終了ブロックア
ドレス作成手段と、 前記アドレス情報保持手段から送られて来るベクトル
ストア要素間距離（Ｄ）が前記緩衝記憶手段のブロック
データのブロックサイズ（2nバイト）よりも大きい場合
には前記ベクトルストア要素間距離（Ｄ）を、前記アド
レス情報保持手段から送られて来るベクトルストア要素
間距離（Ｄ）が前記緩衝記憶手段のブロックデータのブ
ロックサイズ（2nバイト）よりも小さい場合には前記ブ
ロックサイズ（2nバイト）をそれぞれ要素間距離（D1）
として選択する要素間距離選択手段と、 前記要素間距離選択手段からの要素間距離（D1）と前
記アドレス情報保持手段からのベクトルストア開始アド
レスとから前記ベクトルストア要求によって書き換えら
れたデータに対応する前記緩衝記憶手段にあるブロック
データの有効ビットを無効にするための無効化ブロック
アドレスを作成する無効化ブロックアドレス作成手段
と、 前記無効化ブロックアドレス作成手段から送られて来
る無効化ブロックアドレスと前記終了ブロックアドレス
作成手段から送られて来る終了ブロックアドレスとを比
較し、一致を検出した場合に無効化処理終了信号を出力
するアドレスチェック手段と、 前記無効化ブロックアドレス作成手段からの無効化ブ
ロックアドレスに従って該無効化ブロックアドレスに該
当するブロックデータが前記緩衝記憶手段に存在した場
合に前記ブロックデータの有効ビットを無効にするとと
もに前記アドレスチェック手段から無効化処理終了信号
が送られて来るまで無効化処理を続ける無効化処理手段
とを有する。
ベクトルストア要素間距離（Ｄ）が緩衝記憶手段のブ
ロックサイズ（2nバイト）よりも小さい場合に、それを
ブロックサイズ（2nバイト）と差し替えて加算するの
で、同一ブロックデータへの無駄な無効化要求が出るこ
とを無くすとともに、作成された無効化アドレスとベク
トルストア終了ブロックアドレスとを比較し、終了を検
出するので、無効化処理の回数を減らすことができる。
ロックサイズ（2nバイト）よりも小さい場合に、それを
ブロックサイズ（2nバイト）と差し替えて加算するの
で、同一ブロックデータへの無駄な無効化要求が出るこ
とを無くすとともに、作成された無効化アドレスとベク
トルストア終了ブロックアドレスとを比較し、終了を検
出するので、無効化処理の回数を減らすことができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の情報処理装置の一実施例のブロック
図、第２図はその動作を説明するタイムチャートであ
る。
図、第２図はその動作を説明するタイムチャートであ
る。
この情報処理装置はベクトル処理手段１とスカラ処理
手段２と主記憶手段３とアドレス情報保持手段４と要素
間距離選択手段５と終了ブロックアドレス作成手段６と
無効化ブロックアドレス作成手段７とアドレスチェック
手段８と無効化処理手段９と緩衝記憶手段10とを有して
いる。
手段２と主記憶手段３とアドレス情報保持手段４と要素
間距離選択手段５と終了ブロックアドレス作成手段６と
無効化ブロックアドレス作成手段７とアドレスチェック
手段８と無効化処理手段９と緩衝記憶手段10とを有して
いる。
スカラ処理手段２から出されたスカラロード要求は、
スカラ要求線11を介して緩衝記憶手段10に送られる。緩
衝記憶手段10は、該当するデータが存在すればスカラデ
ータ線12を介してスカラ処理手段２に該当データを返送
し、逆に、該当するブロックデータが存在しなかった場
合には、主記憶アクセス線15を介してブロックデータ転
送要求を主記憶手段３に対して出力し、該ブロックデー
タを主記憶手段３より主記憶データ線16を介し受け取る
とともに登録し、スカラ処理手段２には、該当するデー
タのみをスカラデータ線12を介して返送する。一方、ベ
クトル処理手段１からのベクトルロード要求は、ベクト
ル要求線13を介して主記憶手段３に出され、該当するデ
ータがベクトルデータ線14を介してベクトル処理手段１
に返送される。ベクトルストア要求の場合は、ベクトル
要求線13を介して主記憶手段３にベクトルストア要求が
出され、ストアデータがベクトルデータ線14を介して主
記憶手段３に対して転送される。この時、緩衝記憶手段
10のデータ保障のためにベクトルアドレス情報線17を介
してベクトルストア要求のアドレス情報がアドレス情報
保持手段４に転送される。アドレス情報保持手段４に送
られたベクトルアドレス情報（ベクトルストア開始アド
レス（Ｂ）、ベクトルストア要素間距離（Ｄ）、ベクト
ルストア要素数（Ｌ））のうち、ベクトルストア要素間
距離（Ｄ）が要素間距離情報線21を介して要素間距離選
択手段５へ、ベクトルストア開始アドレス（Ｂ）が開始
アドレス情報線19を介して無効化ブロックアドレス作成
手段７へ、ベクトルアドレス情報のすべてがベクトルア
ドレス情報線20を介して終了ブロックアドレス作成手段
６へ送出される。終了ブロックアドレス作成手段６で
は、受け取ったベクトルストア要素間距離（Ｄ）とベク
トルストア要素数（Ｌ）とを乗算し、その結果とベクト
ルストア開始アドレス（Ｂ）とを加算し、ベクトルスト
ア要求による最終ストアデータのストアアドレス（Ｂ＋
Ｄ・Ｌ）を作成し、そのアドレスから、緩衝記憶手段10
に登録されているブロックデータのブロックアドレスに
対応する終了ブロックアドレスを作成し、アドレスチェ
ック手段８へ送出する。要素間距離選択手段５では、受
け取ったベクトルストア要素間距離（Ｄ）と緩衝記憶手
段10のブロックデータのブロックサイズ（2nバイト）と
比較し、ベクトルストア要素間距離（Ｄ）が小さい場合
にブロックサイズ（2nバイト）を、そうでない場合にベ
クトルストア要素間距離（Ｄ）を選択し、要素間距離情
報線18を介して要素間距離（D1）が無効化ブロックアド
レス作成手段７に送出される。無効化ブロックアドレス
作成手段７では受け取ったベクトルストア開始アドレス
（Ｂ）と要素間距離（D1）とから無効化アドレス（B,B
＋D1,B＋2D1…）を作成し、緩衝記憶手段10に登録され
ているブロックデータのブロックアドレスに対応する無
効化ブロックアドレスを作成し、無効化ブロックアドレ
ス線22を介してアドレスチェック手段８と無効化処理手
段９に送出する。アドレスチェック手段８では、受け取
った終了ブロックアドレスと無効化ブロックアドレスと
を比較し、一致を検出したら終了信号線24を介して無効
化処理の終了指示を出す。無効化処理手段９は、無効化
ブロックアドレスをもとに緩衝記憶手段10に該当するブ
ロックデータが存在した場合にそのブロックデータの無
効化処理を行い、アドレスチェック手段８からの終了指
示を受け付けるまでその処理を続ける。
スカラ要求線11を介して緩衝記憶手段10に送られる。緩
衝記憶手段10は、該当するデータが存在すればスカラデ
ータ線12を介してスカラ処理手段２に該当データを返送
し、逆に、該当するブロックデータが存在しなかった場
合には、主記憶アクセス線15を介してブロックデータ転
送要求を主記憶手段３に対して出力し、該ブロックデー
タを主記憶手段３より主記憶データ線16を介し受け取る
とともに登録し、スカラ処理手段２には、該当するデー
タのみをスカラデータ線12を介して返送する。一方、ベ
クトル処理手段１からのベクトルロード要求は、ベクト
ル要求線13を介して主記憶手段３に出され、該当するデ
ータがベクトルデータ線14を介してベクトル処理手段１
に返送される。ベクトルストア要求の場合は、ベクトル
要求線13を介して主記憶手段３にベクトルストア要求が
出され、ストアデータがベクトルデータ線14を介して主
記憶手段３に対して転送される。この時、緩衝記憶手段
10のデータ保障のためにベクトルアドレス情報線17を介
してベクトルストア要求のアドレス情報がアドレス情報
保持手段４に転送される。アドレス情報保持手段４に送
られたベクトルアドレス情報（ベクトルストア開始アド
レス（Ｂ）、ベクトルストア要素間距離（Ｄ）、ベクト
ルストア要素数（Ｌ））のうち、ベクトルストア要素間
距離（Ｄ）が要素間距離情報線21を介して要素間距離選
択手段５へ、ベクトルストア開始アドレス（Ｂ）が開始
アドレス情報線19を介して無効化ブロックアドレス作成
手段７へ、ベクトルアドレス情報のすべてがベクトルア
ドレス情報線20を介して終了ブロックアドレス作成手段
６へ送出される。終了ブロックアドレス作成手段６で
は、受け取ったベクトルストア要素間距離（Ｄ）とベク
トルストア要素数（Ｌ）とを乗算し、その結果とベクト
ルストア開始アドレス（Ｂ）とを加算し、ベクトルスト
ア要求による最終ストアデータのストアアドレス（Ｂ＋
Ｄ・Ｌ）を作成し、そのアドレスから、緩衝記憶手段10
に登録されているブロックデータのブロックアドレスに
対応する終了ブロックアドレスを作成し、アドレスチェ
ック手段８へ送出する。要素間距離選択手段５では、受
け取ったベクトルストア要素間距離（Ｄ）と緩衝記憶手
段10のブロックデータのブロックサイズ（2nバイト）と
比較し、ベクトルストア要素間距離（Ｄ）が小さい場合
にブロックサイズ（2nバイト）を、そうでない場合にベ
クトルストア要素間距離（Ｄ）を選択し、要素間距離情
報線18を介して要素間距離（D1）が無効化ブロックアド
レス作成手段７に送出される。無効化ブロックアドレス
作成手段７では受け取ったベクトルストア開始アドレス
（Ｂ）と要素間距離（D1）とから無効化アドレス（B,B
＋D1,B＋2D1…）を作成し、緩衝記憶手段10に登録され
ているブロックデータのブロックアドレスに対応する無
効化ブロックアドレスを作成し、無効化ブロックアドレ
ス線22を介してアドレスチェック手段８と無効化処理手
段９に送出する。アドレスチェック手段８では、受け取
った終了ブロックアドレスと無効化ブロックアドレスと
を比較し、一致を検出したら終了信号線24を介して無効
化処理の終了指示を出す。無効化処理手段９は、無効化
ブロックアドレスをもとに緩衝記憶手段10に該当するブ
ロックデータが存在した場合にそのブロックデータの無
効化処理を行い、アドレスチェック手段８からの終了指
示を受け付けるまでその処理を続ける。
次に、第２図を用いて本実施例の動作を説明する。第
２図に示すように緩衝記憶手段10のブロックサイズを12
8バイトとし、（ａ）〜（ｃ）までの３つのベクトルス
トア要素間距離（Da〜Dc）を例とする。（ａ）および
（ｃ）の場合ベクトル要素間距離（Da＝136バイト、Dc
＝264バイト）であるため要素間距離選択手段５より要
素間距離（D1）としてDaおよびDcが選ばれ、無効化ブロ
ックアドレス作成手段７によって無効化ブロックアドレ
スa0〜a5およびc0〜c2を作成し、無効化処理手段９で処
理される。このケースではあまり利点が無いが、（ｂ）
に示すようなベクトル要素間距離（Db＝40バイト）であ
るケースでは、要素間距離D1として、128バイト（ブロ
ックサイズ）が選択され、無効化ブロックアドレスb0〜
b5が作成され、処理される。この時、ベクトルストア要
素数（Ｌ）＝19に対して無効化ブロックアドレスの数は
Ｌ＝６と約1/3に減ったことになる。
２図に示すように緩衝記憶手段10のブロックサイズを12
8バイトとし、（ａ）〜（ｃ）までの３つのベクトルス
トア要素間距離（Da〜Dc）を例とする。（ａ）および
（ｃ）の場合ベクトル要素間距離（Da＝136バイト、Dc
＝264バイト）であるため要素間距離選択手段５より要
素間距離（D1）としてDaおよびDcが選ばれ、無効化ブロ
ックアドレス作成手段７によって無効化ブロックアドレ
スa0〜a5およびc0〜c2を作成し、無効化処理手段９で処
理される。このケースではあまり利点が無いが、（ｂ）
に示すようなベクトル要素間距離（Db＝40バイト）であ
るケースでは、要素間距離D1として、128バイト（ブロ
ックサイズ）が選択され、無効化ブロックアドレスb0〜
b5が作成され、処理される。この時、ベクトルストア要
素数（Ｌ）＝19に対して無効化ブロックアドレスの数は
Ｌ＝６と約1/3に減ったことになる。
〔発明の効果〕 以上説明したように本発明は、ベクトルストア要素間
距離（Ｄ）が緩衝記憶手段のブロックサイズ（2nバイ
ト）よりも小さい場合に、それをブロックサイズ（2nバ
イト）と差し替えて加算することにより、同一ブロック
データへの無駄な無効化要求が出ることを無くすととも
に、作成された無効化アドレスとベクトルストア終了ブ
ロックアドレスとを比較し、終了を検出することによっ
て、無効化処理の回数を減らすことができ、後続要求の
処理を早くすることが可能となり性能が向上する効果が
ある。
距離（Ｄ）が緩衝記憶手段のブロックサイズ（2nバイ
ト）よりも小さい場合に、それをブロックサイズ（2nバ
イト）と差し替えて加算することにより、同一ブロック
データへの無駄な無効化要求が出ることを無くすととも
に、作成された無効化アドレスとベクトルストア終了ブ
ロックアドレスとを比較し、終了を検出することによっ
て、無効化処理の回数を減らすことができ、後続要求の
処理を早くすることが可能となり性能が向上する効果が
ある。
第１図は本発明の情報処理装置の一実施例を示す構成
図、第２図はその動作を説明するためのタイムチャート
である。 １……ベクトル処理手段、 ２……スカラ処理手段、 ３……主記憶手段、 ４……アドレス情報保持手段、 ５……要素間距離選択手段、 ６……終了ブロックアドレス作成手段、 ７……無効化ブロックアドレス作成手段、 ８……アドレスチェック手段、 ９……無効化手段、 10……緩衝記憶手段、 11……スカラ要求線、 12……スカラデータ線、 13……ベクトル要求線、 14……ベクトルデータ線、 15……主記憶アクセス線、 16……主記憶データ線、 17……ベクトルアドレス情報線、 18……要素間距離情報線、 19……開始アドレス情報線、 20……ベクトルアドレス情報線、 21……要素間距離情報線、 22……無効化ブロックアドレス線、 23……終了ブロックアドレス線、 24……終了信号線、 25……無効化要求線。
図、第２図はその動作を説明するためのタイムチャート
である。 １……ベクトル処理手段、 ２……スカラ処理手段、 ３……主記憶手段、 ４……アドレス情報保持手段、 ５……要素間距離選択手段、 ６……終了ブロックアドレス作成手段、 ７……無効化ブロックアドレス作成手段、 ８……アドレスチェック手段、 ９……無効化手段、 10……緩衝記憶手段、 11……スカラ要求線、 12……スカラデータ線、 13……ベクトル要求線、 14……ベクトルデータ線、 15……主記憶アクセス線、 16……主記憶データ線、 17……ベクトルアドレス情報線、 18……要素間距離情報線、 19……開始アドレス情報線、 20……ベクトルアドレス情報線、 21……要素間距離情報線、 22……無効化ブロックアドレス線、 23……終了ブロックアドレス線、 24……終了信号線、 25……無効化要求線。
Claims (1)
- 【請求項１】主記憶手段と、ベクトル要求を処理するベ
クトル処理手段と、スカラ要求を処理するスカラ処理手
段を主構成要素とする情報処理装置において、 前記スカラ処理手段と前記主記憶手段との間にあって、
前記主記憶装置にあるデータの１部の写しを2nバイトの
大きさからなるブロックデータ単位に記憶し、該ブロッ
クのブロックアドレスと、該ブロックのデータの有効を
表示する有効ビットを持つ緩衝記憶手段と、 前記ベクトル処理手段から前記主記憶手段に出されたベ
クトルストア要求によって書き換えられた前記主記憶手
段にあるデータに対応する前記緩衝記憶手段にあるブロ
ックデータの有効ビットを無効にするためのアドレス作
成に必要なベクトルストア開始アドレス（Ｂ）とベクト
ルストア要素数（Ｌ）およびベクトルストア要素間距離
（Ｄ）を保持するアドレス情報保持手段と、 前記アドレス情報保持手段から送られてくるベクトルス
トア開始アドレス（Ｂ）、ベクトルストア要素数（Ｌ）
およびベクトルストア要素間距離（Ｄ）からベクトルス
トア要求の示す終了アドレス（Ｂ＋Ｄ・Ｌ）を求め、該
終了アドレスの一部からなる前記緩衝記憶手段のブロッ
クデータのブロックアドレスに対応するベクトルストア
終了ブロックアドレスを作成する終了ブロックアドレス
作成手段と、 前記アドレス情報保持手段から送られて来るベクトルス
トア要素間距離（Ｄ）が前記緩衝記憶手段のブロックデ
ータのブロックサイズ（2nバイト）よりも大きい場合に
は前記ベクトルストア要素間距離（Ｄ）を、前記アドレ
ス情報保持手段から送られて来るベクトルストア要素間
距離（Ｄ）が前記緩衝記憶手段のブロックデータのブロ
ックサイズ（2nバイト）よりも小さい場合には前記ブロ
ックサイズ（2nバイト）をそれぞれ要素間距離（D1）と
して選択する要素間距離選択手段と、 前記要素間距離選択手段からの要素間距離（D1）と前記
アドレス情報保持手段からのベクトルストア開始アドレ
スとから前記ベクトルストア要求によって書き換えられ
たデータに対応する前記緩衝記憶手段にあるブロックデ
ータの有効ビットを無効にするための無効化ブロックア
ドレスを作成する無効化ブロックアドレス作成手段と、 前記無効化ブロックアドレス作成手段から送られて来る
無効化ブロックアドレスと前記終了ブロックアドレス作
成手段から送られて来る終了ブロックアドレスとを比較
し、一致を検出した場合に無効化処理終了信号を出力す
るアドレスチェック手段と、 前記無効化ブロックアドレス作成手段からの無効化ブロ
ックアドレスに従って該無効化ブロックアドレスに該当
するブロックデータが前記緩衝記憶手段に存在した場合
に前記ブロックデータの有効ビットを無効にするととも
に前記アドレスチェック手段から無効化処理終了信号が
送られて来るまで無効化処理を続ける無効化処理手段と
を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005123A JP2805786B2 (ja) | 1989-01-11 | 1989-01-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005123A JP2805786B2 (ja) | 1989-01-11 | 1989-01-11 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184971A JPH02184971A (ja) | 1990-07-19 |
| JP2805786B2 true JP2805786B2 (ja) | 1998-09-30 |
Family
ID=11602539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005123A Expired - Lifetime JP2805786B2 (ja) | 1989-01-11 | 1989-01-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805786B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293581A (ja) * | 1986-06-13 | 1987-12-21 | Ricoh Co Ltd | メモリ制御方式 |
| US4726241A (en) * | 1986-06-27 | 1988-02-23 | Melnick Harry S | Continuous force and impact generator |
-
1989
- 1989-01-11 JP JP1005123A patent/JP2805786B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02184971A (ja) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825550B2 (ja) | 多重仮想空間アドレス制御方法および計算機システム | |
| KR880000299B1 (ko) | 캐쉬장치 | |
| JPH0666056B2 (ja) | 情報処理システム | |
| JP2805786B2 (ja) | 情報処理装置 | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JP3176255B2 (ja) | キャッシュメモリ装置 | |
| JPH04205448A (ja) | 情報処理装置 | |
| JP2507785B2 (ja) | ペ―ジテ―ブルエントリ無効化装置 | |
| JP2901260B2 (ja) | 情報処理装置 | |
| CN117724770A (zh) | 一种参数读取方法、装置、设备及存储介质 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JP2818562B2 (ja) | アドレス変換回路 | |
| JP3013996B2 (ja) | 情報処理装置 | |
| JPH04104345A (ja) | Ｅｃｃ機構付主記憶装置の部分書き換えデータの書き込み制御方式 | |
| JP3047992B2 (ja) | 主記憶キー制御方法 | |
| JPH01193961A (ja) | アドレス変換装置 | |
| JPH0352066A (ja) | ブロックデータ無効化処理方式 | |
| JPS63204344A (ja) | 情報処理装置 | |
| JPH0439099B2 (ja) | ||
| JPH035620B2 (ja) | ||
| JPH04239942A (ja) | アドレス変換バッファ装置 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPH0528042A (ja) | キヤツシユメモリ制御方式 | |
| JPS6345653A (ja) | 情報処理装置の無効化処理方式 | |
| JPH05108482A (ja) | キヤツシユ無効化方式 |