JPH0581017A - プログラム処理装置 - Google Patents
プログラム処理装置Info
- Publication number
- JPH0581017A JPH0581017A JP24555291A JP24555291A JPH0581017A JP H0581017 A JPH0581017 A JP H0581017A JP 24555291 A JP24555291 A JP 24555291A JP 24555291 A JP24555291 A JP 24555291A JP H0581017 A JPH0581017 A JP H0581017A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- rom
- processing
- programs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 プルグラム処理の順序変更が簡単にできるプ
ログラム処理装置を提供することを目的とする。 【構成】 ＲＯＭ１中のプログラム格納領域２中にＣＰ
Ｕ４が処理する複数のプログラムを格納し、前記ＲＯＭ
１中のアドレス格納領域３にＣＰＵ４が前記プログラム
を処理する順序をアドレスとして格納し、前記ＣＰＵ４
は前記アドレス格納領域を読み込んで、その指定するア
ドレスに従って前記プログラム格納領域中のプログラム
を読んで処理する。プログラムの処理順序の変更などは
前記アドレス格納領域３のアドレスを書き換えることで
でき、プログラム領域２の中身は変更する必要がない。
ログラム処理装置を提供することを目的とする。 【構成】 ＲＯＭ１中のプログラム格納領域２中にＣＰ
Ｕ４が処理する複数のプログラムを格納し、前記ＲＯＭ
１中のアドレス格納領域３にＣＰＵ４が前記プログラム
を処理する順序をアドレスとして格納し、前記ＣＰＵ４
は前記アドレス格納領域を読み込んで、その指定するア
ドレスに従って前記プログラム格納領域中のプログラム
を読んで処理する。プログラムの処理順序の変更などは
前記アドレス格納領域３のアドレスを書き換えることで
でき、プログラム領域２の中身は変更する必要がない。
Description
【０００１】
【産業上の利用分野】本発明は機械語プログラムを処理
するプログラム処理装置に関する。
するプログラム処理装置に関する。
【０００２】
【従来の技術】近年、コンピュータが広く利用される
が、その動作を制御するプログラムをいかに処理するか
が重要な課題である。
が、その動作を制御するプログラムをいかに処理するか
が重要な課題である。
【０００３】以下、従来のプログラム処理装置について
図面を参照しながら説明する。図３は従来のプログラム
処理装置の構成をブロック図で示す。図において、プロ
グラムを処理する中央処理装置（以下、ＣＰＵと称す）
がバスラインを介してＲＯＭ１０に接続され、前記ＲＯ
Ｍ１０はプログラム格納領域１１にプログラムを格納し
ている。このプログラムは機械語で構成され、プログラ
ム格納領域１１には前記ＣＰＵで処理される順序に従っ
て格納されている。
図面を参照しながら説明する。図３は従来のプログラム
処理装置の構成をブロック図で示す。図において、プロ
グラムを処理する中央処理装置（以下、ＣＰＵと称す）
がバスラインを介してＲＯＭ１０に接続され、前記ＲＯ
Ｍ１０はプログラム格納領域１１にプログラムを格納し
ている。このプログラムは機械語で構成され、プログラ
ム格納領域１１には前記ＣＰＵで処理される順序に従っ
て格納されている。
【０００４】以下、上記構成要素の相互関係と動作につ
いて説明する。ＣＰＵがプログラムを処理する場合、Ｃ
ＰＵはプログラムＲＯＭ１０からプログラムを順次シリ
アルに読み出して処理する。したがって、プログラムを
処理する順番を変更する場合は、機械語の命令によりプ
ログラムを読み出すアドレスを変更する。また、同一の
プログラムを複数回処理する場合も機械語の命令によ
り、プログラムＲＯＭを処理するアドレスを変更して元
に戻る処理が必要となる。
いて説明する。ＣＰＵがプログラムを処理する場合、Ｃ
ＰＵはプログラムＲＯＭ１０からプログラムを順次シリ
アルに読み出して処理する。したがって、プログラムを
処理する順番を変更する場合は、機械語の命令によりプ
ログラムを読み出すアドレスを変更する。また、同一の
プログラムを複数回処理する場合も機械語の命令によ
り、プログラムＲＯＭを処理するアドレスを変更して元
に戻る処理が必要となる。
【０００５】また、機械語プログラムを開発するときに
おいても、プログラムの処理の順序を変更したり、ある
部分に新しいプログラムを挿入したり、また、一部を削
除したりする場合、変更部分よりもアドレスの上位側の
プログラムＲＯＭ内の機械語をすべて書き換えている。
おいても、プログラムの処理の順序を変更したり、ある
部分に新しいプログラムを挿入したり、また、一部を削
除したりする場合、変更部分よりもアドレスの上位側の
プログラムＲＯＭ内の機械語をすべて書き換えている。
【０００６】
【発明の解決しようとする課題】このような従来のプロ
グラム処理装置では、ＣＰＵがプログラムを処理する場
合、ＣＰＵはプログラムＲＯＭからプログラムをシリア
ルにのみ読み出せないため、プログラムの処理の順番を
変更する場合は、機械語の命令が必要となる。
グラム処理装置では、ＣＰＵがプログラムを処理する場
合、ＣＰＵはプログラムＲＯＭからプログラムをシリア
ルにのみ読み出せないため、プログラムの処理の順番を
変更する場合は、機械語の命令が必要となる。
【０００７】また、同じプログラムを複数回処理する場
合も、機械語の命令によりプログラムＲＯＭを処理する
アドレスを変更して元に戻って複数回処理するか、また
は同じプログラムをシリアルにプログラムＲＯＭ内に配
置して処理するのでプログラムサイズが大きくなる。
合も、機械語の命令によりプログラムＲＯＭを処理する
アドレスを変更して元に戻って複数回処理するか、また
は同じプログラムをシリアルにプログラムＲＯＭ内に配
置して処理するのでプログラムサイズが大きくなる。
【０００８】また、機械語プログラムを開発するとき
に、プログラムの処理の順序を変更したり、ある部分に
新しいプログラムを挿入したり、一部を削除したりする
場合、プログラムＲＯＭ内の機械語を変更部分よりもア
ドレスの上位側をすべて書換えなければならないので、
変更に非常に時間がかかり、処理も複雑になっている。
に、プログラムの処理の順序を変更したり、ある部分に
新しいプログラムを挿入したり、一部を削除したりする
場合、プログラムＲＯＭ内の機械語を変更部分よりもア
ドレスの上位側をすべて書換えなければならないので、
変更に非常に時間がかかり、処理も複雑になっている。
【０００９】本発明は上記課題を解決もので、プログラ
ムの処理順序を容易に変えることができるプログラム処
理装置を提供することを目的とする。
ムの処理順序を容易に変えることができるプログラム処
理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成するために、機械語で構成した１個以上のプログラム
を処理するＣＰＵと、前記プログラムを格納するプログ
ラムＲＯＭ領域と、前記プログラムの処理順序をアドレ
ス値で格納したアドレスＲＯＭ領域とを備え、前記ＣＰ
Ｕは前記アドレスＲＯＭのアドレスの指定する順序で前
記プログラムＲＯＭ中のプログラムを処理するようにし
たプログラム処理装置とする。
成するために、機械語で構成した１個以上のプログラム
を処理するＣＰＵと、前記プログラムを格納するプログ
ラムＲＯＭ領域と、前記プログラムの処理順序をアドレ
ス値で格納したアドレスＲＯＭ領域とを備え、前記ＣＰ
Ｕは前記アドレスＲＯＭのアドレスの指定する順序で前
記プログラムＲＯＭ中のプログラムを処理するようにし
たプログラム処理装置とする。
【００１１】
【作用】本発明は上記構成によいて、ＣＰＵはアドレス
ＲＯＭ領域に格納したアドレスに従ってプログラム領域
に格納したプログラムを処理する。処理の流れの変更は
アドレスＲＯＭの変更で行う。
ＲＯＭ領域に格納したアドレスに従ってプログラム領域
に格納したプログラムを処理する。処理の流れの変更は
アドレスＲＯＭの変更で行う。
【００１２】
（実施例１）以下、本発明の一実施例のプログラム処理
装置について説明する。図１は本発明の一実施例のプロ
グラム処理装置の構成をブロック図で示す。図におい
て、１はＲＯＭ、２は処理するプログラムを格納してい
るＲＯＭ１内のプログラム格納領域、３はつぎに処理す
るアドレスを格納しているＲＯＭ１内のアドレス格納領
域を示す。機械語を処理するＣＰＵに、機械語の入った
プロムラムＲＯＭ１と、つぎに処理するプログラムのア
ドレスを格納したＲＯＭ２とがバスラインを介して接続
される。
装置について説明する。図１は本発明の一実施例のプロ
グラム処理装置の構成をブロック図で示す。図におい
て、１はＲＯＭ、２は処理するプログラムを格納してい
るＲＯＭ１内のプログラム格納領域、３はつぎに処理す
るアドレスを格納しているＲＯＭ１内のアドレス格納領
域を示す。機械語を処理するＣＰＵに、機械語の入った
プロムラムＲＯＭ１と、つぎに処理するプログラムのア
ドレスを格納したＲＯＭ２とがバスラインを介して接続
される。
【００１３】以下、上記構成要素の相互関係と動作につ
いて説明する。 １） まず、機械語プログラムを処理するＣＰＵは、Ｒ
ＯＭ２からはじめに処理するプログラムのアドレスを読
んでくる。
いて説明する。 １） まず、機械語プログラムを処理するＣＰＵは、Ｒ
ＯＭ２からはじめに処理するプログラムのアドレスを読
んでくる。
【００１４】２） つぎに、そのアドレスに応じた処理
を行ったのち、実行アドレスを読み込むためのアドレス
を１つインクリメントする。
を行ったのち、実行アドレスを読み込むためのアドレス
を１つインクリメントする。
【００１５】３） つぎに、そのプログラムに応じた処
理を行ったのち、実行アドレスを読み込むためのアドレ
スを１つインクリメントする。
理を行ったのち、実行アドレスを読み込むためのアドレ
スを１つインクリメントする。
【００１６】４） つぎに、上記アドレスのつぎに処理
するプログラムのアドレスを読み込む。
するプログラムのアドレスを読み込む。
【００１７】５） 以下、上記２）〜４）を繰り返し処
理を進める。 このように、プログラムの処理の順序をアドレス格納領
域に前記プログラムと分離して格納することにより、プ
ログラムの処理順序を変更する場合はアドレス格納領域
を変更すればよく、プルグラムの挿入、削除、また、分
岐命令の処理が簡単になる。
理を進める。 このように、プログラムの処理の順序をアドレス格納領
域に前記プログラムと分離して格納することにより、プ
ログラムの処理順序を変更する場合はアドレス格納領域
を変更すればよく、プルグラムの挿入、削除、また、分
岐命令の処理が簡単になる。
【００１８】（実施例２）以下、本発明の第２の実施例
のプログラム処理装置について図面を参照しながら説明
する。本実施例のプログラム処理装置が実施例１の装置
と異なる点は、機械語の入ったプログラムＲＯＭと、処
理するプログラムのアドレスを格納したＲＯＭとを分離
して備えることである。図２は本発明の第２の実施例の
プログラム処理装置の構成をブロック図で示す。図２お
いて、４と５はそれぞれＲＯＭ、６はＲＯＭ４内に処理
するプログラムを格納しているプログラム領域、７はＲ
ＯＭ５内に、つぎに処理するアドレスを格納しているア
ドレス格納領域、８はＲＯＭ４とＣＰＵとを接続するア
ドレスバスとデータバス、９はＲＯＭ５専用のアドレス
バスとデータバスである。
のプログラム処理装置について図面を参照しながら説明
する。本実施例のプログラム処理装置が実施例１の装置
と異なる点は、機械語の入ったプログラムＲＯＭと、処
理するプログラムのアドレスを格納したＲＯＭとを分離
して備えることである。図２は本発明の第２の実施例の
プログラム処理装置の構成をブロック図で示す。図２お
いて、４と５はそれぞれＲＯＭ、６はＲＯＭ４内に処理
するプログラムを格納しているプログラム領域、７はＲ
ＯＭ５内に、つぎに処理するアドレスを格納しているア
ドレス格納領域、８はＲＯＭ４とＣＰＵとを接続するア
ドレスバスとデータバス、９はＲＯＭ５専用のアドレス
バスとデータバスである。
【００１９】上記の構成においてその動作を説明する
と、 １） まず、機械語プログラムを処理する ＣＰＵは、
ＲＯＭからはじめに処理するプログラムのアドレスを読
んでくる。
と、 １） まず、機械語プログラムを処理する ＣＰＵは、
ＲＯＭからはじめに処理するプログラムのアドレスを読
んでくる。
【００２０】２） つぎに、そのアドレスを読み込むた
めのアドレスを１つインクリメントし、つぎに処理する
アドレスを読み込む。
めのアドレスを１つインクリメントし、つぎに処理する
アドレスを読み込む。
【００２１】３） つぎに、読み込んだプログラムに応
じた処理を行う。 ４） 以下、上記２）〜３）を繰り返し、処理を進め
る。
じた処理を行う。 ４） 以下、上記２）〜３）を繰り返し、処理を進め
る。
【００２２】以上のように、構成および処理形態をとる
ことにより、プログラムの処理の順番を、図１の３の次
に処理をするアドレスを格納した領域を変更するのみで
可能となり、プログラムの挿入、削除、または、分岐命
令などの処理が簡単になるとともに、プログラムとアド
レスを同時にアクセスを行うため、処理が高速になる。
ことにより、プログラムの処理の順番を、図１の３の次
に処理をするアドレスを格納した領域を変更するのみで
可能となり、プログラムの挿入、削除、または、分岐命
令などの処理が簡単になるとともに、プログラムとアド
レスを同時にアクセスを行うため、処理が高速になる。
【００２３】
【発明の効果】以上の実施例から明かなように、本発明
は機械語で構成した１個以上のプログラムを処理するＣ
ＰＵと、前記プログラムを格納するプログラムＲＯＭ領
域と、前記プログラムの処理順序をアドレス値で格納し
たアドレスＲＯＭ領域とを備え、前記ＣＰＵは前記アド
レスＲＯＭのアドレスの指定する順序で前記プログラム
ＲＯＭ中のプログラムを処理するようにしたプログラム
処理装置とすることにより、プログラム処理の順序変更
が簡単になり、また、上記の構成で、機械語の入ったプ
ログラムＲＯＭのアドレス・データバスと、次に処理す
るプログラムのアドレスを格納したＲＯＭのアドレス・
データバスを別々に持つことにより、プログラムとアド
レスを同時にアクセスでき、プログラムの処理が高速に
できる。
は機械語で構成した１個以上のプログラムを処理するＣ
ＰＵと、前記プログラムを格納するプログラムＲＯＭ領
域と、前記プログラムの処理順序をアドレス値で格納し
たアドレスＲＯＭ領域とを備え、前記ＣＰＵは前記アド
レスＲＯＭのアドレスの指定する順序で前記プログラム
ＲＯＭ中のプログラムを処理するようにしたプログラム
処理装置とすることにより、プログラム処理の順序変更
が簡単になり、また、上記の構成で、機械語の入ったプ
ログラムＲＯＭのアドレス・データバスと、次に処理す
るプログラムのアドレスを格納したＲＯＭのアドレス・
データバスを別々に持つことにより、プログラムとアド
レスを同時にアクセスでき、プログラムの処理が高速に
できる。
【図１】本発明の第１の一実施例のプログラム処理装置
の構成を示すブロック図
の構成を示すブロック図
【図２】本発明の第２の一実施例のプログラム処理装置
の構成を示すブロック図
の構成を示すブロック図
【図３】従来のプログラム処理装置の構成を示すブロッ
ク図
ク図
１ ＲＯＭ ２ プログラムＲＯＭ ３ アドレスＲＯＭ ４ ＣＰＵ
Claims (2)
- 【請求項１】 機械語で構成した１個以上のプログラム
を処理するＣＰＵと、前記プログラムを格納するプログ
ラムＲＯＭ領域と、前記プログラムの処理順序をアドレ
ス値で格納したアドレスＲＯＭ領域とを備え、前記ＣＰ
Ｕは前記アドレスＲＯＭのアドレスの指定する順序で前
記プログラムＲＯＭ中のプログラムを処理するようにし
たプログラム処理装置。 - 【請求項２】 プログラムＲＯＭ領域とアドレスＲＯＭ
領域をそれぞれ別のＲＯＭに設けた請求項１記載のプロ
グラム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24555291A JPH0581017A (ja) | 1991-09-25 | 1991-09-25 | プログラム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24555291A JPH0581017A (ja) | 1991-09-25 | 1991-09-25 | プログラム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581017A true JPH0581017A (ja) | 1993-04-02 |
Family
ID=17135397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24555291A Pending JPH0581017A (ja) | 1991-09-25 | 1991-09-25 | プログラム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11634264B2 (en) | 2013-09-26 | 2023-04-25 | Va-Q-Tec Ag | Foil-wrapped vacuum insulation element |
-
1991
- 1991-09-25 JP JP24555291A patent/JPH0581017A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11634264B2 (en) | 2013-09-26 | 2023-04-25 | Va-Q-Tec Ag | Foil-wrapped vacuum insulation element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685245B2 (ja) | プログラマブルコントローラ | |
| JPH0581017A (ja) | プログラム処理装置 | |
| JPH0410081B2 (ja) | ||
| JPS59111538A (ja) | マイクロプログラム制御装置 | |
| JP2727023B2 (ja) | 情報処理装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JP3705263B2 (ja) | シーケンサ | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH05143391A (ja) | 仮想記憶方式のコンピユータにおけるメモリトレース方法 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH07320045A (ja) | 画像処理装置 | |
| JPS60173633A (ja) | 演算処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH05100842A (ja) | 命令処理装置 | |
| JPS605341A (ja) | 情報処理装置 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPH08263281A (ja) | フラッシュメモリの編集装置 | |
| JPS61157948A (ja) | 割込み要因解析装置 | |
| JPH04367971A (ja) | 文書処理装置 | |
| JPS62219126A (ja) | プログラム制御方式 | |
| JPH0594281A (ja) | コンピユータシステム | |
| JPH04215148A (ja) | プログラマブルコントローラ | |
| JPH05224712A (ja) | プログラマブル・コントローラ用ｐｒｏｍの作成方法 |