JPH04215148A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シーケンスプログラム
内で規定されたプログラム命令を順次に実行することに
より電子機器の自動制御を行うプログラマブルコントロ
ーラに関する。

【０００２】

【従来の技術】従来、プログラマブルコントローラは一
定周期で、制御対象の電子機器からオン／オフの各種動
作状態信号を入力し、装置内のデータメモリに記憶する
。

【０００３】次に、シーケンスプログラムで規定された
シーケンス演算を、データメモリに記憶の上記信号に基
づき、実行する。シーケンス演算の結果はデータメモリ
に記憶された後、電子機器に対する動作指示信号として
電子機器に出力される。

【０００４】上記動作状態信号，動作指示信号，および
シーケンスプログラム内で用いる演算データに対して、
予め使用可能な識別名がデータの種類毎に割当てられて
いる。この識別名はデータメモリにおける上記信号やデ
ータの格納アドレスと対応しており、また、データの種
類毎にアドレス領域を分割している。

【０００５】一般に、これらアドレス領域の中の動作状
態信号（入力信号），動作指示信号（出力信号）等、１
ビット（オン／オフ）のみで構成されるデータを格納す
る領域をビット領域と呼び、その他、１ビット以上のデ
ータを格納する領域をワード領域と呼んでいる。

【０００６】ビット領域は１アドレスに８個の１ビット
データを格納し、ワード領域は１アドレスに最大８ビッ
トのデータを１個格納する。

【０００７】

【発明が解決しようとする課題】このように、ワードデ
ータとビットデータはメモリ領域の格納形態が異なるの
で、ワード領域の中の１ビットデータとデータ領域の中
の１ビットデータのビット演算を行う場合、オペレータ
は次のような内容のシーケンスプログラムを作成する。 すなわち、コピー命令によりワード領域の１ビットデー
タをビット領域へコピーし、次にビット領域内にコピー
後のデータと元からビット領域内に存在するデータのビ
ット演算をビット処理命令で実行する。

【０００８】この結果、ワード領域のデータをビット処
理する場合、作成プログラムの処理ステップが増加し、
オペレータにとっては作成したプログラムが複雑なもの
となり理解しずらいという不具合が従来装置にはあった
。

【０００９】そこで、本発明の目的は、このような不具
合を解消し、ビット処理命令で、ワード領域の中の１ビ
ットデータを読出すことにより従来では必要であったコ
ピー命令を不要とすることのできるプログラマブルコン
トローラを提供することにある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、ビットデータおよびワードデータ
をそれぞれビット領域，ワード領域に格納し、１アドレ
スが複数ビットで構成される記憶手段と、前記記憶手段
における、ビット領域の特定ビットデータまたはワード
領域のワードデータの中の特定ビットデータの格納位置
を、アドレスおよびそのアドレスのビット位置で示すビ
ット処理命令を予め定め、当該ビット処理命令を演算実
行する際に、当該ビット処理命令の示すアドレスと対応
の前記記憶手段のアドレスから１アドレス分のビットデ
ータを読出す読出し手段と、当該読出された１アドレス
分のビットデータの中から、前記ビット処理命令の示す
ビット位置に基づき、当該ビット処理命令のビット処理
の対象のビットデータを抽出する抽出手段とを具えたこ
とを特徴とする。

【００１１】

【作用】本発明では、シーケンスプログラムに記載する
ビット処理命令において、ビット処理対象のビットデー
タを、そのデータの記憶手段におけるアドレスとそのア
ドレスのビット位置で指定し、ビット処理命令を実行す
るときに、これら位置情報に基づき読出し手段および抽
出手段により特定ビットデータを記憶手段から読出し、
抽出する。

【００１２】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１３】図１は本発明実施例の基本構成を示す。

【００１４】図１において、１００はビットデータおよ
びワードデータをそれぞれビット領域，ワード領域に格
納し、１アドレスが複数ビットで構成される記憶手段で
ある。

【００１５】２００は前記記憶手段における、ビット領
域の特定ビットデータまたはワード領域のワードデータ
の中の特定ビットデータの格納位置を、アドレスおよび
そのアドレスのビット位置で示すビット処理命令を予め
定め、当該ビット処理命令を演算実行する際に、当該ビ
ット処理命令の示すアドレスと対応の前記記憶手段のア
ドレスから１アドレス分のビットデータを読出す読出し
手段である。。

【００１６】３００は当該読出された１アドレス分のビ
ットデータの中から、前記ビット処理命令の示すビット
位置に基づき、当該ビット処理命令のビット処理の対象
のビットデータを抽出する抽出手段である。

【００１７】図２は本発明実施例の具体的な回路構成例
を示す。

【００１８】図２において、中央演算処理装置（ＣＰＵ
）１０，データメモリ２０，ユーザ用プログラムメモリ
３０，ビット演算プロセッサ（ＢＰ）４０，入出力イン
タフェース（Ｉ／Ｏ）５０が共通バス６０に接続されて
いる。

【００１９】ＣＰＵ１０は装置全体の動作制御を司る他
、制御対象機器に対するビット信号の入出力処理，シー
ケンス演算の中のワードデータに対する演算処理を実行
する。

【００２０】データメモリ２０は図３に示すように制御
対象機器に入出力するビットデータを記憶するビット記
憶領域およびその他データを記憶するワードデータ領域
を有する。

【００２１】データメモリ２０の１アドレスは図４に示
すように８ビット（１バイト）で構成される。ビットデ
ータについては８個分の個々のビットデータが１アドレ
スに格納され、ワードデータは１アドレスの８ビット分
が１個のワードデータに割当てられる。

【００２２】データメモリ２０はＣＰＵ１０またはＢＰ
４０のアドレス指定および読出し指示を受けたときに、
そのアドレスに格納の８個のビットデータを共通バス６
０の各データ線に並列出力する。データメモリ２０が本
発明の記憶手段として動作する。

【００２３】ユーザ用プログラムメモリ３０にはシーケ
ンス演算を実行するための、ユーザにより作成されたシ
ーケンスプログラムを格納する。

【００２４】ＢＰ４０はユーザプログラムメモリ３０の
シーケンスプログラムを読出し、シーケンスプログラム
の中のビット処理命令のみを演算実行する。後述するが
、ＢＰ４０が本発明の読出し手段，抽出手段として動作
する。

【００２５】Ｉ／Ｏ５０はプログラミング装置と接続し
、実行対象のシーケンスプログラムやＣＰＵ１０に対す
る動作指示を入力する。

【００２６】本実施例においては、ワードデータの中の
特定ビットに対するビット処理命令のフォーマットを次
のように規定する。すなわち、図５に示すように、ビッ
ト処理命令は、ビット処理の内容を示すビット処理コー
ド，ワードデータの格納位置を示すデータコードおよび
他のパラメータコードから構成され、各コードの先頭ビ
ット位置は固定化されている。

【００２７】データコードはバイトアドレスコードおよ
びビットアドレスコードから構成される、バイトアドレ
スコードは、データメモリ２０に対する読出しまたは書
込みアドレスを指定するコードである。ビットアドレス
コードは１アドレス中の特定ビットデータのビット位置
を示すコードである。このビットアドレスコードで指定
される１個のビットデーたが、ビット処理コードの示す
ビット処理の対象となる。このようなフォーマットでビ
ット処理命令はシーケンスプログラム中にユーザにより
記載される。

【００２８】次に、上述のビット処理命令についての図
２の回路動作を図６のフローチャートを参照して説明す
る。

【００２９】図６のフローチャートはＢＰ４０の実行す
る動作手順を示し、実際にはプログラム言語の形態でＢ
Ｐ４０内またはＢＰ４０月のメモリに格納されている。

【００３０】図２において、シーケンス演算の実行タイ
ミングになると、ＢＰ４０はユーザプログラムメモリ３
０の先頭アドレスに読出しアドレスを設定し、シーケン
スプログラムの先頭のシーケンス命令を読出す（ステッ
プＳ１０）。

【００３１】ＢＰ４０は読出しのシーケンス命令がビッ
ト処理命令であるか否かをコード識別により判定する。 読出しのシーケンス命令がビット処理命令ではないとき
は、読出しのシーケンス命令がワード処理命令と判断し
、ＣＰＵ１０にこのシーケンス命令の実行権を引き渡す
。

【００３２】一方、ＢＰ４０において、読出しのシーケ
ンス命令がビット処理命令と判別されたときには、ＢＰ
４０はＢＰ４０内に一時格納された読出しのシーケンス
命令の中から所定位置（図５参照）のバイトアドレスコ
ードを抽出し、このバイトアドレスコードをデータメモ
リ２０に対する読出しアドレスに設定する（ステップＳ
３０）。次に、データメモリ２０に対してアドレス信号
および読出し指示信号を発生する（ステップＳ４０）。 このときのＢＰ４０が本発明の読出し手段として動作す
る。

【００３３】データメモリ２０ではこの読出し指示信号
に応じて、アドレス信号により指定されたアドレスの８
個のビットデータを読出し、データバスに出力する。Ｂ
Ｐ４０はデータバス上のビットデータを内部レジスタに
格納した後、先に読出したシーケンス命令の中のビット
アドレスの示すビット位置に基づき、このビット位置の
ビットデータを内部アドレスから抽出する（ステップＳ
５０→Ｓ６０）。このときのＢＰ４０が本発明の抽出手
段として動作する。

【００３４】ＢＰ４０はこのようにして読出したビット
データに対して読出しのシーケンス命令の中のビット処
理コードの示すビット処理演算を従来同様実行し、本制
御手順を終了する（ステップＳ７０）。

【００３５】以下、ＢＰ４０はユーザ用プログラムメモ
リ３０に対する読出しアドレスを順次更新しながら上述
の処理を繰返し実行する。

【００３６】本実施例では、ビット処理命令の中に記載
するデータを（バイト）アドレスとビット位置（ビット
アドレス）の形態で表わすようにしているので、ワード
領域のワードデータの中の特定ビットデータやビット領
域の特定ビット領域を任意のタイミングで１個のみ読出
すことができる。また、従来のようにワード領域の中の
特定ビットデータをビット領域に転送する必要もなくな
る。

【００３７】

【発明の効果】以上、説明したように、本発明によれば
、ユーザは、ビット処理命令の中で使用するビット処理
の対象のデータを、そのデータの格納アドレスおよびそ
のアドレスのビット位置の形態で記載すればよく、従来
のようにワード領域の特定ビットデータをビット領域に
転送する命令の記載は必要はなくなる。このため、プロ
グラムの処理ステップを短縮することができ、プログラ
ム内容も簡単明瞭で理解しやすいものとなる。

【図面の簡単な説明】

【図１】本発明実施例の基本構成を示すブロック図であ
る。

【図２】本発明実施例の回路構成を示すブロック図であ
る。

【図３】本発明実施例のデータメモリのデータ領域を示
す説明図である。

【図４】本発明実施例のデータメモリのアドレス構成を
示す説明図である。

【図５】本発明実施例のビット処理命令のフォーマット
の一例を示す説明図である。

【図６】本発明実施例のＢＰの実行処理手順を示すフロ
ーチャートである。

【符号の説明】

１０　　ＣＰＵ ２０　　データメモリ ３０　　ユーザ用プログラムメモリ ４０　　ＢＰ ５０　　Ｉ／Ｏ ６０　　共通バス

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ビットデータおよびワードデータをそ
   れぞれビット領域，ワード領域に格納し、１アドレスが
   複数ビットで構成される記憶手段と、前記記憶手段にお
   ける、ビット領域の特定ビットデータまたはワード領域
   のワードデータの中の特定ビットデータの格納位置を、
   アドレスおよびそのアドレスのビット位置で示すビット
   処理命令を予め定め、当該ビット処理命令を演算実行す
   る際に、当該ビット処理命令の示すアドレスと対応の前
   記記憶手段のアドレスから１アドレス分のビットデータ
   を読出す読出し手段と、当該読出された１アドレス分の
   ビットデータの中から、前記ビット処理命令の示すビッ
   ト位置に基づき、当該ビット処理命令のビット処理の対
   象のビットデータを抽出する抽出手段とを具えたことを
   特徴とするプログラマブルコントローラ。