JPH02272955A - 任意受信データ割り込み方式 - Google Patents
任意受信データ割り込み方式Info
- Publication number
- JPH02272955A JPH02272955A JP9299389A JP9299389A JPH02272955A JP H02272955 A JPH02272955 A JP H02272955A JP 9299389 A JP9299389 A JP 9299389A JP 9299389 A JP9299389 A JP 9299389A JP H02272955 A JPH02272955 A JP H02272955A
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- register
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 238000012423 maintenance Methods 0.000 claims description 12
- 239000013256 coordination polymer Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル電子交換機における保守及び運用
に関し、特に保守、運用データの転送方式に関する。
に関し、特に保守、運用データの転送方式に関する。
対向するディジタル電子交換機の保守及び運用を、ＰＣ
Ｍ回線を介してディジタル電子交換機に接続される端末
装置から行うシステムでは、端末装置からの送信データ
を受信、解析し、対向するディジタル電子交換機の制御
を行う端末インターフェース装置がディジタル電子交換
機内に設置されている。
Ｍ回線を介してディジタル電子交換機に接続される端末
装置から行うシステムでは、端末装置からの送信データ
を受信、解析し、対向するディジタル電子交換機の制御
を行う端末インターフェース装置がディジタル電子交換
機内に設置されている。
この端末インターフェース装置では、ディジタル電子交
換機の保守、運用データ転送は、入力データを１バイト
（ｂｙｔｅ）毎にＣＰＵで判断してからメモリに蓄積し
、オーダーの終了を示す任意のデータが入力された場合
にメモリに蓄積していたデータを取り出し、入力データ
と共に処理する方式を採用していた。
換機の保守、運用データ転送は、入力データを１バイト
（ｂｙｔｅ）毎にＣＰＵで判断してからメモリに蓄積し
、オーダーの終了を示す任意のデータが入力された場合
にメモリに蓄積していたデータを取り出し、入力データ
と共に処理する方式を採用していた。
上述した従来の保守、運用データ転送方式は、入力デー
タを１バイト毎にＣＰＵで判断してから、メモリに蓄積
する方式を採っているため、ＣＰＵプログラムが複雑に
なりかつ増大する傾向にあり、また、端末装置からの転
送速度が速くなると、処理できなくなる欠点がある。
タを１バイト毎にＣＰＵで判断してから、メモリに蓄積
する方式を採っているため、ＣＰＵプログラムが複雑に
なりかつ増大する傾向にあり、また、端末装置からの転
送速度が速くなると、処理できなくなる欠点がある。
本発明の目的は、このような欠点を除去し、データ処理
の高速化及びＣＰＵプログラムの筒略化の実現を可能に
する任意受信データ割り込み方式を提供することにある
。
の高速化及びＣＰＵプログラムの筒略化の実現を可能に
する任意受信データ割り込み方式を提供することにある
。
本発明は、対向するディジタル電子交換機の保守及び運
用をＰＣＭ回線を介してディジタル電子交換機に接続さ
れる端末装置から行うシステムで、前記ディジタル電子
交換機内に設置され、前記端末装置からの送信データを
受信、解析し対向するディジタル電子交換機の制御を行
う端末インターフェース装置における任意受信データ割
り込み方式であって、 あらかじめ任意のデータをレジスタに記憶させておき、
前記端末装置から受信したデータをメモリに蓄積すると
同時に、前記レジスタに記憶されていたデータと比較し
、一致したときに前記端末インターフェース装置のＣＰ
Ｕに割り込みを発生し、前記メモリに蓄積されていたデ
ータと共に処理することを特徴とする。
用をＰＣＭ回線を介してディジタル電子交換機に接続さ
れる端末装置から行うシステムで、前記ディジタル電子
交換機内に設置され、前記端末装置からの送信データを
受信、解析し対向するディジタル電子交換機の制御を行
う端末インターフェース装置における任意受信データ割
り込み方式であって、 あらかじめ任意のデータをレジスタに記憶させておき、
前記端末装置から受信したデータをメモリに蓄積すると
同時に、前記レジスタに記憶されていたデータと比較し
、一致したときに前記端末インターフェース装置のＣＰ
Ｕに割り込みを発生し、前記メモリに蓄積されていたデ
ータと共に処理することを特徴とする。
〔実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明を実施するディジタル電子交換機の端末
インターフェース装置のブロック図テする。端末装置（
図示せず）からの保守、運用データは、一定の基準に基
づいた数バイトのオーダー形式になっており、オーダー
の終了を示す任意のエンドコードが、保守、運用データ
の最後に必ず送信されるので、その任意のエンドコード
をレジスタ３にあらかじめ設定してお（。
インターフェース装置のブロック図テする。端末装置（
図示せず）からの保守、運用データは、一定の基準に基
づいた数バイトのオーダー形式になっており、オーダー
の終了を示す任意のエンドコードが、保守、運用データ
の最後に必ず送信されるので、その任意のエンドコード
をレジスタ３にあらかじめ設定してお（。
端末装置からの保守、運用データは、端末装置インター
フェース線１４を経由して、入力装置１に入力される。
フェース線１４を経由して、入力装置１に入力される。
入力装置１は１バイトのデータ入力を認識すると、ダイ
レクト・メモリ・アクセス（以下、ＤＭＡという）要求
線１２を経由して、ＤＭＡコントローラ４にＤＭＡ要求
を行う。なお、この際、レジスタ３からの割り込み要求
線１１はインアクティブ（０−レベル）であり、これが
インバータ７で反転されるため、ＤＭＡゲート線１５は
ハイレベルを保持し、ＤＭＡ要求線１２のレベルがアン
ドゲート６でゲートされず、ＤＭＡコントローラ４に入
力される。
レクト・メモリ・アクセス（以下、ＤＭＡという）要求
線１２を経由して、ＤＭＡコントローラ４にＤＭＡ要求
を行う。なお、この際、レジスタ３からの割り込み要求
線１１はインアクティブ（０−レベル）であり、これが
インバータ７で反転されるため、ＤＭＡゲート線１５は
ハイレベルを保持し、ＤＭＡ要求線１２のレベルがアン
ドゲート６でゲートされず、ＤＭＡコントローラ４に入
力される。
ＤＭＡコントローラ４は、入力されたＤＭＡ要求に従い
、ＣＰＵ５にホールド要求線１３を経由して、データバ
ス８の解放を要求し、それが受は付けられると、入力装
置１に入力データ読み出し線１０を経由してデータバス
８上に入力データの読み出しを要求すると同時に、メモ
リ２及びレジスタ３にデータ書き込み線９を経由して、
データバス８上のデータ書き込みを要求する。以上のよ
うな手順で、入力データはＣＰＵ５を介在せずにデータ
の蓄積をメモリ２に行う。
、ＣＰＵ５にホールド要求線１３を経由して、データバ
ス８の解放を要求し、それが受は付けられると、入力装
置１に入力データ読み出し線１０を経由してデータバス
８上に入力データの読み出しを要求すると同時に、メモ
リ２及びレジスタ３にデータ書き込み線９を経由して、
データバス８上のデータ書き込みを要求する。以上のよ
うな手順で、入力データはＣＰＵ５を介在せずにデータ
の蓄積をメモリ２に行う。
入力データが書き込まれたレジスタ３は、あらかじめ記
憶していたオーダーの終了を示す任意のエンドコードと
入力データの比較を行い、異なっていた場合は何も動作
をせず、上記の手順を１バイト毎に繰り返す。データが
一致した場合には、割り込み要求線１１をアクティブ（
ハイレベル）にし、アンドゲート６でＤＭＡ要求線１２
にゲートをし、ＤＭＡコントローラ４へＤＭＡ要求が人
力されないようにすると同時に、ＣＰＵ５に割り込み要
求を行う。ＤＭＡコントローラ４からのホールド要求が
ないため、データバス８の所有権を保持しているＣＰＵ
５は、割り込み要求を受は付け、ると、ＣＰＵプログラ
ムを起動し、メモリ２に蓄積されているデータを、１バ
イトずつ順次データバス８上に読み出し、ＣＰＵ５内で
解析処理し、対向するディジタル電子交換機の制御を行
う。
憶していたオーダーの終了を示す任意のエンドコードと
入力データの比較を行い、異なっていた場合は何も動作
をせず、上記の手順を１バイト毎に繰り返す。データが
一致した場合には、割り込み要求線１１をアクティブ（
ハイレベル）にし、アンドゲート６でＤＭＡ要求線１２
にゲートをし、ＤＭＡコントローラ４へＤＭＡ要求が人
力されないようにすると同時に、ＣＰＵ５に割り込み要
求を行う。ＤＭＡコントローラ４からのホールド要求が
ないため、データバス８の所有権を保持しているＣＰＵ
５は、割り込み要求を受は付け、ると、ＣＰＵプログラ
ムを起動し、メモリ２に蓄積されているデータを、１バ
イトずつ順次データバス８上に読み出し、ＣＰＵ５内で
解析処理し、対向するディジタル電子交換機の制御を行
う。
ディジタル電子交換機に対する１つの保守、運用データ
の解析処理が終了すると、ＣＰＵ５はレジスタ３に処理
の終了を伝達する。処理の終了を認識したレジスタ３は
、割り込み要求線１１をインアクティブにし、ＤＭＡ要
求線１２のゲートを解除し、再び入出力データの蓄積を
開始し、上記の一連の動作を実行する。
の解析処理が終了すると、ＣＰＵ５はレジスタ３に処理
の終了を伝達する。処理の終了を認識したレジスタ３は
、割り込み要求線１１をインアクティブにし、ＤＭＡ要
求線１２のゲートを解除し、再び入出力データの蓄積を
開始し、上記の一連の動作を実行する。
以上説明したように本発明の任意受信データ割り込み方
式は、対向するディジタル電子交換機の保守及び運用を
ＰＣＭ回線を介してディジタル電子交換機に接続される
端末装置から行うシステムで、ディジタル電子交換機内
に設置され、端末装置からの送信データを受信、解析し
、対向するディジタル電子交換機の制御を行う端末イン
ターフェース装置において、端末装置からの入力データ
をＤＭＡ転送により、ＣＰＵの介在なしにメモリに蓄積
及びレジスタに入力し、あらかじめレジスタに設定して
おいたデータと一敗した際にＣＰＵに割り込みを発生さ
せることにより、ＣＰＵのプログラムを簡略化でき、ま
た、入力データの１バイト毎にＣＰＵのプログラムで処
理を行わないため、処理の高速化を実現できる効果があ
る。
式は、対向するディジタル電子交換機の保守及び運用を
ＰＣＭ回線を介してディジタル電子交換機に接続される
端末装置から行うシステムで、ディジタル電子交換機内
に設置され、端末装置からの送信データを受信、解析し
、対向するディジタル電子交換機の制御を行う端末イン
ターフェース装置において、端末装置からの入力データ
をＤＭＡ転送により、ＣＰＵの介在なしにメモリに蓄積
及びレジスタに入力し、あらかじめレジスタに設定して
おいたデータと一敗した際にＣＰＵに割り込みを発生さ
せることにより、ＣＰＵのプログラムを簡略化でき、ま
た、入力データの１バイト毎にＣＰＵのプログラムで処
理を行わないため、処理の高速化を実現できる効果があ
る。
第１図は本発明が実施されるディジタル電子交換機の制
御を行う端末インターフェース装置のブロック図である
。 １・・・・・入力装置 ２・・・・・メモリ ３・・・・・レジスタ ４・・・ ・ ・ＤＭＡコントローラ ５・・・・・ＣＰＵ ６・・・・・アンドゲート ７・・・・ ・インバータ ８・・・・・データバス ９・・・・・データ書き込み線 １０・・・・・入力データ読み出し線 １１・・・・・割り込み要求線 １２・・・・・ＤＭＡ要求線 １３・・・・・ホールド要求線 １４・・・・・端末装置インターフェース線１５・・・
・・ＤＭＡゲート線 代理人 弁理士 岩 佐 義 幸
御を行う端末インターフェース装置のブロック図である
。 １・・・・・入力装置 ２・・・・・メモリ ３・・・・・レジスタ ４・・・ ・ ・ＤＭＡコントローラ ５・・・・・ＣＰＵ ６・・・・・アンドゲート ７・・・・ ・インバータ ８・・・・・データバス ９・・・・・データ書き込み線 １０・・・・・入力データ読み出し線 １１・・・・・割り込み要求線 １２・・・・・ＤＭＡ要求線 １３・・・・・ホールド要求線 １４・・・・・端末装置インターフェース線１５・・・
・・ＤＭＡゲート線 代理人 弁理士 岩 佐 義 幸
Claims (1)
- （１）対向するディジタル電子交換機の保守及び運用を
ＰＣＭ回線を介してディジタル電子交換機に接続される
端末装置から行うシステムで、前記ディジタル電子交換
機内に設置され、前記端末装置からの送信データを受信
、解析し、対向するディジタル電子交換機の制御を行う
端末インターフェース装置における任意受信データ割り
込み方式であって、 あらかじめ任意のデータをレジスタに記憶させておき、
前記端末装置から受信したデータをメモリに蓄積すると
同時に、前記レジスタに記憶されていたデータと比較し
、一致したときに前記端末インターフェース装置のＣＰ
Ｕに割り込みを発生し、前記メモリに蓄積されていたデ
ータと共に処理することを特徴とする任意受信データ割
り込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299389A JPH02272955A (ja) | 1989-04-14 | 1989-04-14 | 任意受信データ割り込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299389A JPH02272955A (ja) | 1989-04-14 | 1989-04-14 | 任意受信データ割り込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272955A true JPH02272955A (ja) | 1990-11-07 |
Family
ID=14069894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9299389A Pending JPH02272955A (ja) | 1989-04-14 | 1989-04-14 | 任意受信データ割り込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272955A (ja) |
-
1989
- 1989-04-14 JP JP9299389A patent/JPH02272955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623362A (ja) | デ−タ受信方式 | |
| JPH02272955A (ja) | 任意受信データ割り込み方式 | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| JP3307318B2 (ja) | 出力高速化装置及び方法 | |
| JP2595221B2 (ja) | データ入力装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0145657B2 (ja) | ||
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPH0337220B2 (ja) | ||
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JP2539517B2 (ja) | 通信制御方法 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPH04149716A (ja) | 情報処理装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPS63266565A (ja) | チヤネルアダプタ制御方式 | |
| JPH04352052A (ja) | データ処理装置 | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH04155488A (ja) | Ｉｃカードの通信システム | |
| JPH03263154A (ja) | データ処理方法 | |
| JPH04153853A (ja) | 入出力制御装置 | |
| JPH0228180B2 (ja) | ||
| JPH04215148A (ja) | プログラマブルコントローラ | |
| JPH03214289A (ja) | Ｉｃカードのデータ転送装置 |