JPH04155488A

JPH04155488A - Ｉｃカードの通信システム

Info

Publication number: JPH04155488A
Application number: JP2280707A
Authority: JP
Inventors: Shoichi Imaizumi; 今泉　昭一; Masashi Takahashi; 正志高橋; Akiyuki Yura; 彰之由良
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1990-10-19
Filing date: 1990-10-19
Publication date: 1992-05-28
Anticipated expiration: 2015-08-07
Also published as: JP3074722B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は例えばリーダライタ等の端末処理装置との間で
データ通信を行なうＩＣカードを備えたＩＣカードの通
信システム、詳し・くは端末処理装置にて実行可能なデ
ータ処理ブロクラムをＩＣ力　　。

−ト割に保持させ、端末処理装置からの指示とこより、
このデータ処理プログラムをＩＣカードか実行するよう
にしたＩＣカードの通信システムに関する。

〈従来の技術〉従来より、この種のＩＣカードの通信システムとしては
、例えば特開平１−１４０２７６号公ｌンに開示された
屯のが知られている。

このＩＣカードの通信システムにおいては、カードリー
ダライタは、ＩＣカードとの通信プログラムをそのＲＯ
Ｍに備え、そのＣＰＵはこれら通信プログラムを１ｌｌ
ｉ次実行することにより、ホトコンピニータ（上位装置
）とＩＣカードとのでデータ通信を行っていた。

すなわち、カードリーダライタは、主制御部して用いる
ＣＰＵと、例えは主プログラム、コンド送受信処理プロ
グラム、レスポンス送受信環プログラム等を記憶してい
るＲＯＭと、コマドデータを送信するとともに、レスポ
ンスデーを受信するシリアル人出力制御回路（Ｓｒ１０
［と、内部記憶装置ＲＡＭと、から構成されてい。

このカードリーダライタは、ホストコンビュ・りまたは
ＩＣカードからの、例えばレスポンス・−タを受信した
時点て、これがホストコンピュ・りまたはＩＣカードに
受は渡、すべきレスポンスシータか否かを判断する。こ
のため、カードリーボライタは、ホストコンピュータま
たはＩＣカー１にレスポンスデータをすぐに送信するこ
とかで）る。この結果、長いデータやコマンドの処理速
月を大幅に高めることができる。

の　　　〈発明が解決しようとする課題〉ス　　　しか
しながら、このような従来のＩＣカードの間　　通信シ
ステムにあって、ＩＣカードは、カードリーダライタと
のデータ通信プログラム以外のプロと　　ダラム、例え
ばカードリーダライタまたはホストマ　　コンピュータ
が実行するデータ処理プログラム（込　　暗号化プログ
ラム、送信者ＩＤ検索プログラム等）ン　　をそのＲＯ
Ｍに備えていなかった。

タ　　　　したがって、ＩＣカードは格納したデータを
い〉　　　ったんカードリーダライタまたはホストコン
ビュる。　　−夕に送信すると、これらがデータ処理プ
ロゲラ−ムを実行している場合、ＩＣカードはこのカー
ドビ　　リーダライタまたはホストコンピュータからの
命−令を待ち続けなければならな、かった。

ビ　　　この結果、ＩＣカードは多くの無駄な時間を費
γ゛　　やし・ており、ＩＣカード通信システムにおい
てはデータ処理の時間が長くなっているという問題点緊
　　　があった。

ｒ　　　そこで、本発明の目的は、データ処理時間を短
縮することができるＩＣカードの通信システムを提供す
ることである。

く課題を解決するための手段〉本発明は、少なくともデータを記憶するメモリとこれら
を制御するマイクロプロセッサとを有するＩＣカードと
、該ＩＣカードを接続するとともに、データ処理プログ
ラムに基づきデータ処理を行い、かつＩＣカードとデー
タ通信を行うＩＣカード処理装置と、を備えてなるＩＣ
カードの通信システムにおいて、データ処理プログラム
に基づき前記ＩＣカード処理装置によりデータ処理を実
行するとともに、前記ＩＣカード処理装置で実行される
複数のデータ処理プログラムのうち、少なくとも１つを
前記ＩＣカードのメモリに格納し、前記ＩＣカード処理
装置からの実行命令によりデータ処理プログラムをＩＣ
カード上で実行し、その実行の結果を前記ＩＣカード処
理装置に送信するＩＣカードの通信システムである。

く作用および効果〉本発明に係るＩＣカードの通信システムにあっては、Ｉ
Ｃカードは、そのメモリにＩＣカード処理装置（リーダ
ライタ、ホストコンピュータ等）で実行可能なデータ処
理プログラムを格納している。ＩＣカードは、ＩＣカー
ド処理装置からそのデータ処理プログラムの実行命令を
受信すると、そのデータ処理プログラムを実行して、そ
の実行環プログラムを実行している場合でも、ＩＣカー
処理プログラムを、並行して実行することができる。こ
のため、データ処理プログラムを分担して実行すること
ができ、このデータ処理時間を大幅に短縮することがで
きる。これは複数のＩＣカードについてデータ処理プロ
グラムを同時に実行すことができる。

また、ＩＣカード処理装置で実行すべきデータ処理プロ
グラムの一部を、ＩＣカード処理１Ｌは保持せずに、Ｉ
Ｃカードのメモリにのみ格納、保持させておくこともて
きる。この結果、デーろ処理プログラム全体としてのセ
キュリティの向」も図ることができる。

また、複数のＩＣカードについてそれぞれ異九るデータ
処理プログラムを保持させることができる。この結果、
このＩＣカード通信システムにといては、ＩＣカードを
交換するのみて簡単にデータ処理プログラムを変更して
実行することもできる。

〈実施例〉以下、本発明に係るＩＣカードの通信システムの一実施
例を第１図〜第５図！ｉ：参照して説明する。

第１図において、１１はリーダライタ（端末処理装置）
を、１２および１３はこのリーダライタ１１との間でデ
ータ通信を行うことができるＩＣカードを、それぞれ示
している。

すなわち、このリーダライタ１１は、複数の■Ｃカー）
’１２．１３．　　・・・どの間で所定の通信プロトコ
ルここ基ついてデータの授受を行なうとともに、例えば
図示していないホストコンビニー夕に接続することもて
きる。

リーダライタ１１は、ＣＰＵ２１と、ＰＲＯＭ２２と、
　ＲＡＭ２３と、　ＵＡＲＴ　２４と、を有して構成さ
れている。これらのＣＰＵ２１、ＰＲＯＭ２２、ＲＡＭ
２３、ＵＡＲＴ２４は、ハス２５を介し・て接続されて
いる。

ＣＰＵ２１は中央演算処理装置であって、プログラムに
したがって演算処理およびコマンドの解読、実行を行う
ものである。例えはＩＣカード１２．１３との通信プロ
グラム、データ処理プログラムの実行等である。

ＰＲＯＭ２２は、例えば主７０グラム、通信ルｊ御プロ
グラム（コマンド受信処理ブロクラム等）、ＩＣカード
１２．１３から送信されてきたデータを演算、処理する
データ処理プログラム等を格納している。

ＲＡＭ２３は、主としてデータを一時的に記憶するもの
である。

ＵＡＲＴ２４は、通信回線２６で接続されたｒＣカーＦ
’　１２．１３との間で行われる調歩同期式のデータの
やりとりを制御するインタフェースである。調歩同期式
は、データを正確に送信するために、ブロック化された
データの最初に伝送開始文字、最後に伝送終了文字を付
加したものであり、このデータを受信する側は、これら
の文字によってデータのまとまりを判断することができ
る。

一方、ＩＣカード１２．１３は、データの授受等の制御
、演算を行なうマイクロプロセッサ（ＣＰＵ）３１と、
データ処理プログラム等を保持するＦ　Ｒ０Ｍ３２と、
主としてデータを記憶するＲＡＭ３３と、通信用のイン
タフェースであるＵＡＲＴ３４と、を有している。３５
はこれらを接続するバスである。また、このＩＣカード
１２．１３は所定の通信プロトコルに基づいて上記リー
ダライタ１１との間での通信を行う。

したがって、リーダライタ１１からそのリーダライタ１
１のＣＰＵ２１が実行すべきデータ処理プログラム、例
えば暗号化処理プログラムの実行をＩＣカード１２．１
３が依頼された場合、ＩＣカード１２．１３にあっては
、各々のＣＰＵ３１がこの暗号化処理プログラムを実行
し、その実行結果をリーダライタ１１に送信することと
なる。

この暗号化処理プログラムの実行中、リーダライタ１１
はその暗号化処理プログラムとは別のデータ処理プログ
ラム、例えば送信者ＪＤ検索プログラムを同時に実行す
ることができる。

第２図はこのデータ処理プログラムの実行依頼における
、リーダライタ１１からＩＣカード１２゜１３に対して
送信される依頼メツセージブロック４１を示している。

依願メツセージブロック４１は、このメツセージブロッ
クのスタートを示す伝送開始文字を格納する領域４２と
、送信側のり一ダライタ１１の番号を格納する領域４３
と、受信側のＩＣカードの番号を格納する領域４４と、
依頼する処理プログラムの番号を格納する領域４５と、
該処理プログラムで使用するデータを格納する領域４６
と、このメツセージブロックのエンドを示す伝送終了：
字を格納する領域４７と、から構成されている。

以下、この実施例に係るＩＣカードの通信シ：テムにお
ける作用を第３図（Ａ）、　　（Ｂ）のフＩ−チャート
を用いて説明する。

第３図（Ａ＞に示すように、リーダライタ１において、
そのＣＰＵ２１は、複数のＩＣカー１１２．１３がカー
ド挿入口にそれぞれ挿入されｔ後、これらのＩＣカード
１２、］３からのＡＴＦ（Ａｎｓｗｅｒ　　Ｔｏ　　Ｒ
ｅ５ｅｔ）情報に基二いて、各ＩＣカード１２．１３に
依頼するデータ処理プログラムがどれかを判断する。

この実施例では、リーダライタ１１がデータ欠理プロク
ラム（１）、　（３）１．（４）を案−行し、ＩＣカー
ド１２はリーダライタ】１の依頼によりデータ処理プロ
グラム（２）、例えば暗号化処理プログラムを実行する
ものとする。

リーダライタ１１ては、そのＣＰＵ２１がデータ処理プ
ログラム（１）を実行した後（ステップ７　　５ｌｌ）
、上述した依頼メツセージブロック４１を作成し、ＩＣ
カード１２に出力する（Ｓ　１２）。

そして、この後、リーダライタ１１ては、上記ス　　　
ＩＣカード１２からの割り込み信号を受信するまコ　　
て、ＣＰＵ２１はデータ処理プログラム（３）、（４）
を順次実行する（Ｓ１３，５１４）。

［第３図（Ｂ）に示すように、一方、ＩＣカード１２て
は、ＣＰＵ３１が依頼メツセージブロック４１を受信し
たか否かを判断する（Ｓ２１）。

そし・て、その判断結果がＸＯならば、まだ、依５　　
頼メツセージフロック４１を受信し・ていないので、′
　　　依頼メツセージブロック４１を受信するまでステ
ップ５２１を繰り返し実行する。

ステップ５２１での判断結果がＹＥＳならば、ＩＣカー
ド】２は依頼メツセージブロック４１を受信したので、
依願メツセージブロック４１の領域４４ここ格納されて
いるＴＣカード番号を検索し、自分宛の依頼メツセージ
ブロック４１か否かを判断する（Ｓ２２）。

そして、その判断結果がＮＯならば、自分宛の依頼メツ
セージブロック４１ではないので、ステップＳ２１に戻
って次の依頼メツセージブロック４】の送信を待つ。

ステップＳ２２での判断結果がＹＥＳならば、自分宛の
依頼メツセージブロック４１なので、依頼メツセージブ
ロック４１の領域４５に格納されている処理プログラム
番号を検索しく５２３）、その検索したデータ処理プロ
グラムを実行する。

ここでは、データ処理プログラム（２）を実行する（Ｓ
２４）。

次に、ｆＣカードｉ２：、’：、ｉ：記データ処理プロ
グラムでの実行結果をリーダライタ１１に送信する（Ｓ
　２５）。

そして、ステップＳ２１に戻フて次の依頼メツセージブ
ロック４】の送信を待つ。

送信された実行結果は一端スタック上に入れられる。

第４図はＣＰＵ２１での割り込みルーチンを示している
。

リーダライタ１１てはＣＰＵ２１はＩＣカード１２から
実行結果を受信した時点でＵＡＲＴ２４からの割り込み
信号（Ｓ　２５）に基づいて実行中のプログラムを中止
し、この割り込みルーチンを実行する。

すなわち、中止したプログラムの使用変数をスタック上
に退避させ（５４１）、ＩＣカード１２からの実行結果
をスタックから受信バッファの内部ＲＡＭへ展開する（
Ｓ４２）。そして、中止していたプログラムのプログラ
ムカウンタを改めてセットして（Ｓ４３）、この割り込
みルーチンをぬけ、再ひもとのプログラムの実行へと移
る。

以上のように、この実施例に係るＩＣカードの通信シス
テムにあっては（ＩＣカード１２．１３はリーダライタ
１１からの処理実行命令を受信した場合、本来ミ　リー
ダライタ］１のＣＰＵ２１が実行するデータ処理プログ
ラムをＣＰＵ３１て実行して、その実行結果をリーダラ
イタ１１に送信する。

この結果、ＩＣカード１２．１３はリーダライ夕１１が
実行すべきデータ処理プログラムをその命令待ち時間中
に実行することかできるため、全体としてデータ処理ブ
ロクラムによる処理時間を短縮することができる。

第５図はこの場合のＣＰＵサイクルを示すタイミングチ
ャートである。

第５図（Ａ）は従来のシステムにおける場杏であって、
リーダライタのＣＰＵが例えばデータ処理プログラム（
１）、　　（２）、　　（３）、　　（４）を１順番に
実行するものである。

これに対して、第５図（Ｂ）および（Ｃ）は、リーダラ
イタ１１のＣＰＵ２１での実行するデータ処理プログラ
ムと、ＩＣカード１２のＣＰＵ３１が実行するデータ処
理プログラムとの関係をそれぞれ示している。

すなわち、データ処理プログラム（１）、　（３）およ
び（４）は、ＣＰＵ２１で実行するが、データ処理ブロ
クラム（２）はＣＰＵ３１て実行するものである。これ
によれば、実行すべきデータ処理プログラム（］）〜（
４）について２つのＣＰＵ２１，３１で分担して同時に
実行するため、全体としてデータ処理プログラムの実行
に要する時間は短縮することができる。

また、データ処理ブロクラムについて細分化し　・て複
数のＩＣカードのＣＰＵて実行させることによりさらに
実行時間の短縮を図ることができる。

また、上記実施例にあっては、回線２６によって複数の
ＩＣカード１２．１３．　　・・・を並列接続したため
、一部のＩＣカードとの接続が不良となっても他のＩＣ
カードとリーダライタとの接続まてη５損なわれること
はない。

なお、本発明のＩＣカードの通信システムでは、これま
てリーダライタ側のハード形態が基板ベースであるため
生じていたソフトウェアの変更、更新が容易に行うこと
ができないという問題を、各ＩＣカード１２．１３（１
）各Ｆ　ＲＯＭ　３２　：、：　イロイろなデータ処理
ブロクラムを格納しておき、これらのＩＣカードをいろ
いろと差し替えることにより解決できるという効果もあ
る。

また、そのリーダライタのソフトウェアは第３者が比較
的容易に解析を行うことができたが、ソフトウェアをＩ
ＣカードのＦＲＯＭに格納することにより、高いセキュ
リティを保持することができるという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＩＣカードの通信シス
テムの概略構成を示すブロック図、第２図は一実施例に
係る依願メツセージブロックのデータフォーマットを示
すそのブロック図、第３図（Ａ）、　（Ｂ）は一実施例
に係るＩＣカードの通信システムの動作順序を示すフロ
ーチャート、第４図は一実施例に係る割り込みルーチン
を示すフローチャート、第５図（Ａ）、　（Ｂ）、　（
Ｃ）は一実施例に係るＣＰＵサイクィレを説明するため
のタイミングチャートである。１１・・・・・・・・・リーダライタ、１２、１３　・
　・　・　・　・　・　ＩＣカード、２１・・・・・・
・・・ＣＰＵ、２２・・・・・・・・・ＰＲＯＭ。３１・・・・・・・・・ＣＰＵ、３２・・・・・・・・・ＰＲＯＭ。

Claims

【特許請求の範囲】　少なくともデータを記憶するメモリとこれらを制御す
るマイクロプロセッサとを有するＩＣカードと、該ＩＣカードを接続するとともに、データ処理プログラ
ムに基づきデータ処理を行い、かつＩＣカードとデータ
通信を行うＩＣカード処理装置と、を備えてなるＩＣカ
ードの通信システムにおいて、データ処理プログラムに基づき前記ＩＣカード処理装置
によりデータ処理を実行するとともに、前記ＩＣカード
処理装置で実行される複数のデータ処理プログラムのう
ち、少なくとも１つを前記ＩＣカードのメモリに格納し
、前記ＩＣカード処理装置からの実行命令によりデータ
処理プログラムをＩＣカード上で実行し、その実行の結
果を前記ＩＣカード処理装置に送信することを特徴とす
るＩＣカードの通信システム。