JPS60248049A - 全二重通信制御方式 - Google Patents

全二重通信制御方式

Info

Publication number
JPS60248049A
JPS60248049A JP59105256A JP10525684A JPS60248049A JP S60248049 A JPS60248049 A JP S60248049A JP 59105256 A JP59105256 A JP 59105256A JP 10525684 A JP10525684 A JP 10525684A JP S60248049 A JPS60248049 A JP S60248049A
Authority
JP
Japan
Prior art keywords
line
reception
cpu
designated
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59105256A
Other languages
English (en)
Inventor
Tatsuo Okada
辰夫 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59105256A priority Critical patent/JPS60248049A/ja
Publication of JPS60248049A publication Critical patent/JPS60248049A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a1発明の技術分野 本発明は電子計算機システムの通信制御装置に係り、特
に通信制御装置における全二重通信回線の制御方式に関
する。
山)技術の背景 通信制御装置は、電子計算機システムに接続する通信回
線を制御する装置であり、一般に中央処理装置と直接、
又はチャネル装置等を介して接続し、中央処理装置から
の入出力指令に基づいて、通信回線のデータ送受信の制
御を行う。
通信回線の使用方式には、全二重通信方式と言われ、対
をなす送信及び受信回線で同期間にそれぞれデータの転
送が可能である方式と、半二重通信方式と言われ、−期
間には送信又は受信の一方のみ可能である方式がある。
全二重通信方式の回線、即ち全二重通信回線、の制御の
為に中央処理装置は通信制御装置に対して、送信回線及
び受信回線を個別に指定して指令を発行するようになっ
ている。
(C)従来技術と問題点 従って従来の通信制御装置においては、中央処理装置か
ら指定された送信回線又は受信回線について、その指令
を実行すればよく、それと対をなす受信回線又は送信回
線については、その指令実行において考慮する必要がな
かった。このようにすることにより、通信制御装置内の
制御を単純化することができる。
この為に中央処理装置は、当然必要な制御についてはす
べて、送信回線と受信回線に個別に指令の発行を要する
が、指令の発行回数はできるだけ少なくすることが、シ
ステムの性能を向上するために望まれる。
(d+発明の目的 本発明の目的は、前記の状況に鑑み、中央処理装置が通
信制御装置に発行する指令の発行回数を減少させ、中央
処理装置の処理負荷を軽減することによって、総合的な
システム性能の向上を可能とする通信制御方式を提供す
るにある。
te+発明の構成 この目的は、中央処理装置及び全二重通信回線に接続し
、該中央処理装置の指令によって、該通信回線による通
信を制御する通信制御装置において、上記全二重通信回
線を構成する送信回線及び受信回線の何れか一方を指定
する上記指令に基づいて該指定回線を制御すると共に、
該指定回線と対をなす受信回線又は送信回線を制御する
よう構成されてなる本発明による全二重通信制御方式に
よって達成することができる。
即ち、中央処理装置から送信/受信回線の何れか一方を
指定した指令を発行すれば、ある種の指令については通
信制御装置が判断して、指令で指定された回線と対をな
す、直接指定されていない側の回線も自動的に制御する
ようにする。
指令によって指定される機能の内には、全二重回線の一
方の回線に指令が出されれば、他方の回線の制御も一意
に定まるようなものがあるので、そのような種類の指令
について、上記のようにしても通信制御装置の負荷は殆
ど増加させることは無く、むしろ中央処理装置の指令発
行処理の減少によるシステム性能改善の効果が大きい。
(「)発明の実施例 第1図は本発明実施例の通信制御装置のブロック図であ
る。通信制御装置1oは入出力制御部11によって中央
処理装置のチャネル装置に接続し、中央処理装置の入出
力命令実行によって転送される指令の受信、及び中央処
理装置の主記憶装置と本装置の記憶装置12との間のデ
ータの転送等を制御する。
回線制御部13は通信回線と接続し、該回線からのデー
タの受信、回線へのデータの送信、及び受信データの識
別処理等を行う。それらの制御は記憶装置12上に回線
対応に置かれる回線制御語によって行われる。
主制御部14は所要のプログラム記憶とそのプログラム
を実行するプロセッサからなり、該プログラムの実行に
よって本装置全般を制御する。主制御部14は通常、入
出力制御部11又は回線制御部13からの割込みにより
、指定の処理を開始する。
入出力制御部11は中央処理装置からのコマンドを受信
すると、これを記憶装置12に格納して主制御部14に
割込み要求信号を発する。
第2図は主制御部工4の処理の流れ図である。主制御部
14は割込みを受け付け、処理ステップ20で割込み要
求元が人出力制御部11か回線制御部13か判定し、前
者の要求であれば処理ステップ22へ分岐する。
今の場合入出力制御部11からであるので、処理ステッ
プ22で記憶装置12に格納された指令を判定する。そ
の指令が、例えばENABL[!指令であると、処理ス
テップ23に進む。
1!NABLE指令は、本来指定回線の変復調装置に通
信制御装置側の送受信処理の準備ができていることを表
示する指令で、この指令が送信回線に出された場合は、
該当あ変復調装置のキャリア送信端子へ信号を送って、
キャリ°?信号の送出を行う。
受信回線にこの指令が出されると、該当の変復調装置の
端末装置レディ端子へ信号を送って、通信制御袋W(及
び中央処理装置)が受イε可能の状態にあることを表示
する。
又、送信、受信UiJ線共、この指令が実行されたこと
の表示を回線制御語に記憶し、それが表示されていない
回線(即ち変復調装置の準備等ができていない回線)に
送信、受信等の指令が出されると、その指令を通信制御
装置で拒否する等に使用されるものである。
全二重通信回線で例えば送信回線のみを起動して使用す
ることは通常無いので、B N A B l、E指令が
例えば送信回線を指定して発せられた場合には、従来で
あれば続いて対の受信回線にも[!NABL[!指令が
必ず出される。
本発明では処理ステップ23で、指令に指定された回線
の回線制御1語に[!NABLI!処理の指示を設定し
た後、処理ステップ24でその回線制御語上の回線属性
情報により、該回線が全二重回線かを検査する。
もし全二重回線の場合は、処理ステップ25で指定回線
と対になる回線のアドレスをめる。例えば、送信回線を
偶数アドレス、それと対になる受信回線を該偶数アドレ
スの次のアドレスとして、回線アドレスを割り当てるこ
とにすれば、容易に対回線のアドレスをめることができ
る。
処理ステップ26で、処理ステップ25でめた回線の回
線制御語にENABLE処理の指示を設定し、主制御部
14の処理を終わる。従って、中央処理装置は改めてこ
の回線にENABLE指令を発行する必要がない。
回線制御部13は接続している回線を回線制御語の指示
に従って周期的に制御しており、ENABLE処理の指
示があると、その回線の変復調装置に対する前記の信号
をセットし、且つ回線制御語の回線状態表示を、ENA
BLE状態に書き換える。
以上は、本発明をENABLE指令に適用するものとし
て説明したが、その他に本発明の適用が望ましい指令に
は、例えば下記の指令がある。
即ちDISABLH指令は、通信制御装置側が通信しな
い状態になったことを表示するものであるので、前記の
ENABLE指令でセットした変復調装置向けの信号を
リセットすることを目的とする。従って、ENABLE
指令と同様に送受両回線を同時に制御することが可能で
、且つ望ましい。
又、回線属性設定指令は、回線番号を指定して、例えば
その回線の伝送速度、符号単位数、全二重/半二重の別
、その他の回線制御上必要な、いわゆる回線属性を中央
処理装置の主記憶から読み出して回線制御語に設定する
指令である。全二重回線において、上記のような回線属
性の内容は送受両回線で殆ど同一であるので、一括した
回線属性データを送受両回線に無駄無く共用できる。
例示したそれらの指令を、全二重回線については、1指
令によって送受両回線について実行するだめの方法は、
前記ENABLE指令に関する説明から、当業者が容易
に類推できるであろう。
(g1発明の効果 以上の説明から明らかなように、本発明によれば通信制
御の為に中央処理装置が発行する指令の必要な発行回数
を減少し、該装置の負荷を軽減することによって、シス
テムの総合的性能を改善するという著しい工業的効果が
ある。
【図面の簡単な説明】
第1図は本発明実施例の通信制御装置の構成図、第2図
は主制御部の処理の流れ図である。 図において、 10は通信制御装置、 11は入出力制御部、 12は記憶装置、 13は回線制御部、 14は主制御部、 20〜26は処理ステップを示す。 * 1 閃 茅 Z 目

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置及び全二重通信回線に接続し、該中央処理
    装置の指令によって、該通信回線による゛ 通信を制御
    する通信制御装置において、上記全二重通信回線を構成
    する送信回線及び受信回線の何れか一方を指定する上記
    指令に基づいて該指定回線を制御すると共に、該指定回
    線と対をなす受信回線又は送信回線を制御するよう構成
    されてなることを特徴とする全二重通信制御方式。
JP59105256A 1984-05-24 1984-05-24 全二重通信制御方式 Pending JPS60248049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59105256A JPS60248049A (ja) 1984-05-24 1984-05-24 全二重通信制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59105256A JPS60248049A (ja) 1984-05-24 1984-05-24 全二重通信制御方式

Publications (1)

Publication Number Publication Date
JPS60248049A true JPS60248049A (ja) 1985-12-07

Family

ID=14402568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59105256A Pending JPS60248049A (ja) 1984-05-24 1984-05-24 全二重通信制御方式

Country Status (1)

Country Link
JP (1) JPS60248049A (ja)

Similar Documents

Publication Publication Date Title
JPH03175560A (ja) プログラム可能な複数の論理制御器の間で通信する方法
JPH0475700B2 (ja)
JPS60248049A (ja) 全二重通信制御方式
JPS6240751B2 (ja)
JPS622747A (ja) 受信制御方式
JPS5833969B2 (ja) デ−タ転送方式
JP3350699B2 (ja) プログラマブルコントローラ
JPS5887621A (ja) 情報授受方式
JP2001265610A (ja) デバイス制御方法
JPH0145657B2 (ja)
JPS6378257A (ja) 入出力制御装置
JPH0253815B2 (ja)
JP3611166B2 (ja) データ処理方法および装置
JPS61294506A (ja) プログラマブル・コントロ−ラにおける高速pio伝送方法
JPH04155488A (ja) Icカードの通信システム
JPS638506B2 (ja)
JPH05244217A (ja) 通信制御方式
JPS61233855A (ja) 通信制御装置
JPS61269443A (ja) ポ−リング制御方式
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPH0345945B2 (ja)
JPS61123240A (ja) ポ−リング受信制御方式
JPH04162106A (ja) プログラマブルコントローラの遠隔入出力システム
JPS627242A (ja) ポ−リング制御方式
JPH0193236A (ja) 通信システム