JPH0253815B2 - - Google Patents

Info

Publication number
JPH0253815B2
JPH0253815B2 JP807485A JP807485A JPH0253815B2 JP H0253815 B2 JPH0253815 B2 JP H0253815B2 JP 807485 A JP807485 A JP 807485A JP 807485 A JP807485 A JP 807485A JP H0253815 B2 JPH0253815 B2 JP H0253815B2
Authority
JP
Japan
Prior art keywords
input
processing unit
central processing
command
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP807485A
Other languages
English (en)
Other versions
JPS61166657A (ja
Inventor
Noboru Ita
Shigeru Mitsugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP807485A priority Critical patent/JPS61166657A/ja
Publication of JPS61166657A publication Critical patent/JPS61166657A/ja
Publication of JPH0253815B2 publication Critical patent/JPH0253815B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御装置内おけるデータ処理
方式を、中央処理装置からのコマンドにより切り
替え可能とした入出力制御方式に関するものであ
る。
〔従来技術と問題点〕
デイスプレイ端末にフロツピイ・デイスク装置
を接続し、デイスプレイ端末のキーボードからフ
ロツピイ・デイスク装置内のデータを転送する旨
のキヤラクタ・データを中央処理装置に転送した
後にフロツピイ・デイスク装置からのデータを連
続的に中央処理装置に転送することが提案されて
いる。端末からのデータを読み取る場合、中央処
理装置はREADコマンドを用意し、START
I/0命令を発行する。チヤネル機能をつ入出力
制御装置はSTART I/0命令を受け取ると、
READコマンドを主記憶から読み出し、READ
動作を開始する。入出力制御装置は、所定バイ
ト・カウントデータを主記憶に格納すると、中央
処理装置に終了割込みをかける。中央処理装置は
終了割込みを受け取ると、適当な処理を行い、
READコマンドを用意し、再びSTART I/0
命令を行する。このような方法では、終了割込み
を上げてから再びREADコマンドによるREAD
処理が開始されるまでの間に、デイスプレイ端末
から入出力制御装置に送られたデータは失われて
しまう。従来の入出力制御方式においては、この
ようなデータ抜けを防止する方法としてコマン
ド・チエーン方式を用いていたが、この従来方式
では中央処理装置におけるプログラムの構造が複
雑になつていた。また、従来方式もバツフアを持
つていたが、上記欠点を補うのではなく、入出力
制御装置のためのものであつた。
〔発明の目的〕
本発明は、上記の考察に基づくものであつて、
データ抜けを防止できると共に、応答性の良いプ
ログラムを可能とする入出力制御方式を提供する
ことを目的としている。
(目的を達成するための手段) そしてそのため本発明の入出力制御方式は、中
央処理装置と、入出力制御装置と、入出力装置と
を具備する入出力システムの入出力制御方式であ
つて、上記入出力制御装置は、中央処理装置から
のコマンドが所定のREADコマンドの場合には、
入出力装置から送られて来たデータを当該
READコマンドで指定された量だけ中央処理装
置に転送してコマンド終結を上記中央処理装置に
報告すると共にその後に上記入出力装置から送ら
れて来るデータを自身の持つ内部バツフアに格納
し、次に再び上記所定のREADコマンドを受け
取つた場合には、上記内部バツフアに格納されて
いるデータを上記中央処理装置に送ると共に上記
入出力装置から送られて来るデータを上記内部バ
ツフアに格納するように構成されていることを特
徴としている。
〔発明の実施例〕
以下、本発明を図面を参照しつつ説明する。本
発明においては、従来方式の欠点を補う方式とし
て新たに次のよなコマンドを設けた。
(a) READコマンド 内部バツフアは内部制御のためにのみ使用す
る。このコマンドの起動中のみデータを取り込
む。
(b) READ MODIFIED コマンド 内部バツフアを内部制御と中央処理装置から
の要求により利用する。このコマンドの終結
後、入出力装置からのデータを内部バツフアに
蓄え、次のREAD MODIFIED コマンドの起
動時に受信データとして扱う。
第1図は本発明の入出力制御装置のハードウエ
ア構成の1例を示す図である。第1図において、
1は中央処理装置、2はチヤネル機能を持つ入出
力制御装置、3はデイスプレイ、4はキーボー
ド、5はフロツピ・デイスク装置、6はマイクロ
プロセツサ、7は内部バツフア、8はコマンド・
レジスタ、9はデータ送信回路、10はドライ
バ/レシーバ、11は制御バス、12は入出力イ
ンタフエースをそれぞれ示している。
入出力制御装置2はマイクロプログラム制御の
ものである。中央処理装置1からのコマンドは、
コマンド・レジスタ8に格納され、コマンド・レ
ジスタ8の内容はマイクロプロセツサ6によつて
読み取られる。マイクロプロセツサ6は読み取つ
てコマンドに対応する処理を行う。入出力装置側
から入出力インターフエース12を介して送られ
て来たデータは一旦内部バツフア7に格納され
る。内部バツフア7に格納された読み取りデータ
は、データ送信回路9及びバス11を介して中央
処理装置側に送られる。
第2図はREAD MODIFIEDコマンドを受け取
つた時の入出力制御装置の動作を説明するための
図である。なお、第2図において、RMはREAD
MODIFIEDの略である。入出力装置から中央処
理装置1に対してデータ転送を行いたい場合に
は、入出力装置は例えばアテンシヨン割込みを上
げる。入出力装置からのアテンシヨン割込みを受
け取ると、中央処理装置1は接続コマンドや
READ MODIFIED コマンド等を含むチヤネ
ル・プログラムを用意し、入出力制御装置2に対
してSTART I/0命令を発行する。入出力制
御装置2はREAD MODIFIED コマンドを受け
取ると、入出力装置から送られて来たデータを中
央処理装置側におくる。そして中央処理装置へ転
送したデータ量がREAD MODIFIED コマンド
で指定されたバイト・カウント値と等しくなる
と、終了割込みを中央処理装置1に上げ、その後
に入出力装置から送られて来たデータを内部バツ
フア7に格納する。なお、この例では最初に入出
力装置から送られて来たデータはキーボードから
のキヤラクタ・データであり、次に送られて来る
データはフロツピイ・デイスク装置5からの連続
データであるとしている。中央処理装置1はこの
キヤラクタ・データを判別し、判別結果に対応す
る処理を行う。キヤラクタ・データがフロツピ
イ・デイスク装置5のデータを送るというもので
あれば、適当なバイト・カウント値を持つ
READ MODIFIED コマンドを用意し、再び
START I/0命令を発行する。入出力制御装
置2は、このREAD MODIFIED コマンドを受
け取ると、内部バツフア7に格納されているデー
タを取り出して中央処理装置に送る。この間に入
出力装置から送られて来るデータは内部バツフア
に格納される。中央処理装置1へのデータ転送量
がREAD MODIFIED コマンドで指定された量
と等しくなると入出力制御装置2は中央処理装置
1に対して終了割込みを上げる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれ
ば、下記のような顕著な効果を奏することが出来
る。
コマンドチエーン動作が不用になり、プログ
ラムの簡素化が期待できる。
第2図に示すようなデータ処理において、キ
ヤラクタ・データと連続受信制御の組合わせ動
作が、READ MODIFIED コマンドにより、
キヤラクタ・データと連続データのバツフアリ
ングの2つに分離可能なことから、中央処理装
置への応答性が良くなる。
【図面の簡単な説明】
第1図は本発明の入出力制御装置のハードウエ
ア構成の1例を示す図、第2図はREAD
MODIFIED コマンドを受け取つた時の入出力
制御装置の動作を説明するための図である。 1……中央処理装置、2……チヤネル機能を持
つ入出力制御装置、3……デイスプレイ、4……
キーボード、5……フロツピイ・デイスク装置、
6……マイクロプロセツサ、7……内部バツフ
ア、8……コマンド・レジスタ、9……データ送
信回路、10……ドライバ/レシーバ、11……
制御バス、12……入出力インターフエース。

Claims (1)

    【特許請求の範囲】
  1. 1 中央処理装置と、入出力制御装置と、入出力
    装置とを具備する入出力システムの入出力制御方
    式であつて、上記入出力制御装置は、中央処理装
    置からのコマンドが所定のREADコマンドの場
    合には、入出力装置から送られて来たデータを当
    該READコマンドで指定された量だけ中央処理
    装置に転送してコマンド終結を上記中央処理装置
    に報告すると共にその後に上記入出力装置から送
    られて来るデータを自身の持つ内部バツフアに格
    納し、次に再び上記所定のREADコマンドを受
    け取つた場合には、上記内部バツフアに格納され
    ているデータを上記中央処理装置に送ると共に上
    記入出力装置から送られて来るデータを上記内部
    バツフアに格納するように構成されていることを
    特徴とする入出力制御方式。
JP807485A 1985-01-19 1985-01-19 入出力制御方式 Granted JPS61166657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP807485A JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP807485A JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Publications (2)

Publication Number Publication Date
JPS61166657A JPS61166657A (ja) 1986-07-28
JPH0253815B2 true JPH0253815B2 (ja) 1990-11-19

Family

ID=11683190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP807485A Granted JPS61166657A (ja) 1985-01-19 1985-01-19 入出力制御方式

Country Status (1)

Country Link
JP (1) JPS61166657A (ja)

Also Published As

Publication number Publication date
JPS61166657A (ja) 1986-07-28

Similar Documents

Publication Publication Date Title
US5623622A (en) Memory access control system which prohibits a memory access request to allow a central control unit to perform software operations
US4998198A (en) Dynamic burst control for data transfers
JPH0253815B2 (ja)
KR910008451B1 (ko) 제1프로세서와 제2프로세서간의 데이타 전송방법
JP2643931B2 (ja) 情報処理装置
JPS61123244A (ja) デ−タ通信処理装置
JP2599184B2 (ja) Dmacのリード転送制御装置
JPH058902B2 (ja)
JPS61134862A (ja) Cpuウエイト時間制御方式
JPS60248049A (ja) 全二重通信制御方式
JPH0145657B2 (ja)
JP2552015B2 (ja) データ転送装置
JPS59119428A (ja) デ−タ転送システム
JPS57178533A (en) Data transmission controlling interface with memory
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPH0511339B2 (ja)
JPS58103033A (ja) タ−ミナル制御方式
JPS63192152A (ja) デ−タ伝送方式
JPH0786854B2 (ja) デ ー タ 転 送 制 御 装 置
JPH0469905B2 (ja)
JPS61233855A (ja) 通信制御装置
JPH0238970B2 (ja)
JPH01232856A (ja) 通信制御装置
JPH04186457A (ja) 連続自動ポーリング制御方式
JPH01108665A (ja) Dma転送制御方式

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term