JPH0786854B2 - デ ー タ 転 送 制 御 装 置 - Google Patents
デ ー タ 転 送 制 御 装 置Info
- Publication number
- JPH0786854B2 JPH0786854B2 JP61115393A JP11539386A JPH0786854B2 JP H0786854 B2 JPH0786854 B2 JP H0786854B2 JP 61115393 A JP61115393 A JP 61115393A JP 11539386 A JP11539386 A JP 11539386A JP H0786854 B2 JPH0786854 B2 JP H0786854B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- tag
- control circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 上位装置からのデータ転送制御に合わせることが可能な
下位装置との間で、データ転送を行う場合、上位装置側
にデータ転送制御の優先権を与えることで、上位装置側
のデータ転送処理時間に余裕を与えてオーバラン発生を
防止する。
下位装置との間で、データ転送を行う場合、上位装置側
にデータ転送制御の優先権を与えることで、上位装置側
のデータ転送処理時間に余裕を与えてオーバラン発生を
防止する。
本発明は上位側と、該上位側のデータ転送処理能力に対
応してデータの授受を行う下位側との間のデータ転送を
制御するデータ転送制御装置に関する。
応してデータの授受を行う下位側との間のデータ転送を
制御するデータ転送制御装置に関する。
データ転送制御装置間のデータ転送制御は、例えば計算
機システムにおけるチャネルと磁気ディスク制御装置間
のデータ転送の如く、上位装置であるチャネルのデータ
転送にかかる時間制限が、下位装置である磁気ディスク
制御装置のデータ処理能力に依存する形態が一般的であ
り、このため制御インタフェースもこれにより規定され
る。
機システムにおけるチャネルと磁気ディスク制御装置間
のデータ転送の如く、上位装置であるチャネルのデータ
転送にかかる時間制限が、下位装置である磁気ディスク
制御装置のデータ処理能力に依存する形態が一般的であ
り、このため制御インタフェースもこれにより規定され
る。
従って、上位装置のデータ転送制御能力が、下位装置に
追いつかなくなった場合、又はこの逆の場合、オーバラ
ンとなり、データ転送が打ち切られる結果となる。
追いつかなくなった場合、又はこの逆の場合、オーバラ
ンとなり、データ転送が打ち切られる結果となる。
このため、データ転送制御装置間のデータ転送途上で発
生する上位装置のデータ転送処理能力不足を緩和し得る
データ転送制御装置が求められている。
生する上位装置のデータ転送処理能力不足を緩和し得る
データ転送制御装置が求められている。
従来、データ転送制御装置間のデータ転送制御インタフ
ェースにおいて、データ転送開始以後、データ転送途上
のデータ転送制御は、下位装置がその制御装置固有の転
送能力に合わせ、上位装置のデータの転送を指示する方
式であった。
ェースにおいて、データ転送開始以後、データ転送途上
のデータ転送制御は、下位装置がその制御装置固有の転
送能力に合わせ、上位装置のデータの転送を指示する方
式であった。
第３図は従来のデータ転送制御装置間のデータ転送制御
を説明するブロック図である。
を説明するブロック図である。
上位装置１はデータ転送制御回路４を経てタグ制御回路
３を制御し、タグ線10を経て下位装置５のタグ制御回路
７にデータ転送開始シーケンスまでを指示した後、ライ
トモードデータ転送では、バス制御回路２を制御し、バ
ス線９を経て下位装置５のバス制御回路６にデータを送
出し、リードモードデータ転送では下位装置５がデータ
転送制御回路８を経てバス制御回路６を制御し、バス線
９を経て上位装置１のバス制御回路２にデータを送出す
る。
３を制御し、タグ線10を経て下位装置５のタグ制御回路
７にデータ転送開始シーケンスまでを指示した後、ライ
トモードデータ転送では、バス制御回路２を制御し、バ
ス線９を経て下位装置５のバス制御回路６にデータを送
出し、リードモードデータ転送では下位装置５がデータ
転送制御回路８を経てバス制御回路６を制御し、バス線
９を経て上位装置１のバス制御回路２にデータを送出す
る。
このライトモードデータ転送又はリードモードデータ転
送の何れにおいても、データ転送を開始した後は、バス
線９上にライト又はリードのデータを確立するための、
タグ線10上のタグ信号は下位装置５の指示が優先するデ
ータ転送制御方式である。
送の何れにおいても、データ転送を開始した後は、バス
線９上にライト又はリードのデータを確立するための、
タグ線10上のタグ信号は下位装置５の指示が優先するデ
ータ転送制御方式である。
即ち、下位装置が上位装置にライトモードデータ転送で
はデータの送出を要求し、リードモードデータ転送で
は、データの送出を通知していた。
はデータの送出を要求し、リードモードデータ転送で
は、データの送出を通知していた。
上記の如き従来のデータ転送制御方式では、データ転送
に伴うバス線上のデータ確立の優先権が、下位装置にあ
るため、上位装置のデータ処理能力が、下位装置のデー
タ転送処理能力に依存することとなり、上位装置のデー
タ転送処理が下位装置の処理に間に合わなくなった時、
正常なデータ転送の継続が行えず、オーバランとなって
データ転送が打ち切られる結果となる。
に伴うバス線上のデータ確立の優先権が、下位装置にあ
るため、上位装置のデータ処理能力が、下位装置のデー
タ転送処理能力に依存することとなり、上位装置のデー
タ転送処理が下位装置の処理に間に合わなくなった時、
正常なデータ転送の継続が行えず、オーバランとなって
データ転送が打ち切られる結果となる。
例えば、上位装置がチャネルで、下位装置が磁気ディス
ク制御装置の場合、磁気ディスク制御装置は磁気ディス
クの回転により定まるデータの書き込み又は読出しのタ
イミングがずれると、データ転送が不可能となるため、
チャネルに対するデータ転送指示を行うが、チャネルは
中央処理装置との交信やメモリにアクセスするために、
磁気ディスク制御装置に対するデータの送出又はデータ
の受領が遅れることがあり、この場合データ転送が打ち
切られるという問題がある。
ク制御装置の場合、磁気ディスク制御装置は磁気ディス
クの回転により定まるデータの書き込み又は読出しのタ
イミングがずれると、データ転送が不可能となるため、
チャネルに対するデータ転送指示を行うが、チャネルは
中央処理装置との交信やメモリにアクセスするために、
磁気ディスク制御装置に対するデータの送出又はデータ
の受領が遅れることがあり、この場合データ転送が打ち
切られるという問題がある。
第１図は本発明の原理ブロック図である。
2,4,6,8〜10は第３図と同様である。11は上位装置、12
は上位装置11からのデータ転送制御を優先するタグ上位
優先制御回路、13はディスクキャッシュ装置の如くデー
タ転送制御を上位装置11に合わせることが出来る下位装
置、14はタグ優位制御回路12の指示に基づき、下位装置
13のデータ転送を制御するタグ上位優位制御回路であ
る。
は上位装置11からのデータ転送制御を優先するタグ上位
優先制御回路、13はディスクキャッシュ装置の如くデー
タ転送制御を上位装置11に合わせることが出来る下位装
置、14はタグ優位制御回路12の指示に基づき、下位装置
13のデータ転送を制御するタグ上位優位制御回路であ
る。
データ転送開始時のデータ転送の要求信号を、データ読
出モードのデータ転送時もデータ書込モードのデータ転
送時も、該上位装置11が先行して該下位装置13に送出す
るよう制御すると共に、データ転送途中のデータ転送制
御を、データ読出モードのデータ転送の場合は該下位装
置13から送られたデータに対する応答タグを該タグ上位
優位制御回路12により該上位装置11の欲するタイミング
に出すよう制御し、データ書込モードのデータ転送では
該上位装置11から送るデータに対する該下位装置13の応
答タグは該タグ上位優位制御回路14の制御により直ちに
出すよう制御する構成とする。
出モードのデータ転送時もデータ書込モードのデータ転
送時も、該上位装置11が先行して該下位装置13に送出す
るよう制御すると共に、データ転送途中のデータ転送制
御を、データ読出モードのデータ転送の場合は該下位装
置13から送られたデータに対する応答タグを該タグ上位
優位制御回路12により該上位装置11の欲するタイミング
に出すよう制御し、データ書込モードのデータ転送では
該上位装置11から送るデータに対する該下位装置13の応
答タグは該タグ上位優位制御回路14の制御により直ちに
出すよう制御する構成とする。
データ書込モードのデータ転送の場合もデータ読出モー
ドのデータ転送の場合も、データ転送のタイミングは上
位装置11の欲する時点で、欲するレートで制御され、即
ち上位装置11のデータ転送処理能力に見合ったデータ転
送制御を行うことが出来る。
ドのデータ転送の場合も、データ転送のタイミングは上
位装置11の欲する時点で、欲するレートで制御され、即
ち上位装置11のデータ転送処理能力に見合ったデータ転
送制御を行うことが出来る。
第２図は本発明の一実施例を示す回路のブロック図であ
る。
る。
上位装置11は例えばディスクキャッシュ制御装置であ
り、下位装置13は半導体メモリで構成されるディスクキ
ャッシュ装置である。
り、下位装置13は半導体メモリで構成されるディスクキ
ャッシュ装置である。
上位装置11はインタフェース制御回路15を経てチャネル
等に接続され、下位装置13のディスクキャッシュメモリ
16に対するデータの転送を要求される。データ転送制御
回路４はタグ上位優位制御回路12を経て、下位装置13の
タグ上位優位制御回路14に対し、データキャッシュメモ
リ16のアドレスを指示して、データの書込み又は読出し
の指示を行う。
等に接続され、下位装置13のディスクキャッシュメモリ
16に対するデータの転送を要求される。データ転送制御
回路４はタグ上位優位制御回路12を経て、下位装置13の
タグ上位優位制御回路14に対し、データキャッシュメモ
リ16のアドレスを指示して、データの書込み又は読出し
の指示を行う。
データ転送制御回路８はディスクキャッシュメモリ16の
指示されたアドレスにアクセス可能となると、タグ上位
優位制御回路14,12を経てデータ転送制御回路４に報告
する。
指示されたアドレスにアクセス可能となると、タグ上位
優位制御回路14,12を経てデータ転送制御回路４に報告
する。
データ転送制御回路４はライトモードデータ転送なら
ば、バス制御回路２にバス上に最初の１データを上げさ
せ、タグ上位優位制御回路12に送信データ確立のタグを
上げさせる。タグ上位優位制御回路14がこのタグを検出
すればデータ転送制御回路８は、バス制御回路６にバス
上のデータを読取らせこのデータをディスクキャッシュ
メモリ16に書込ませ、タグ上位優位制御回路14は直ちに
受領応答タグを送出する。データ転送制御回路４はタグ
上位優位制御回路12を通じてこの受領を受け、次のデー
タを該上位装置１に都合のよいタイミング（転送速度及
び上位装置１とチャネルの状態により都合の良いタイミ
ング）で送出するようなタイミングで、上記と同様にバ
ス制御回路２にバス上に次の１データを上げさせ、タグ
上位優位制御回路12に送信データ確立のタグを上げさ
せ、次のサイクルを実行する。
ば、バス制御回路２にバス上に最初の１データを上げさ
せ、タグ上位優位制御回路12に送信データ確立のタグを
上げさせる。タグ上位優位制御回路14がこのタグを検出
すればデータ転送制御回路８は、バス制御回路６にバス
上のデータを読取らせこのデータをディスクキャッシュ
メモリ16に書込ませ、タグ上位優位制御回路14は直ちに
受領応答タグを送出する。データ転送制御回路４はタグ
上位優位制御回路12を通じてこの受領を受け、次のデー
タを該上位装置１に都合のよいタイミング（転送速度及
び上位装置１とチャネルの状態により都合の良いタイミ
ング）で送出するようなタイミングで、上記と同様にバ
ス制御回路２にバス上に次の１データを上げさせ、タグ
上位優位制御回路12に送信データ確立のタグを上げさ
せ、次のサイクルを実行する。
データ転送制御回路４はリードモードデータ転送なら
ば、タグ上位優位制御回路12からタグ上位優位回路14に
データ送出を要求し、データ転送制御回路８はディスク
キャッシュメモリ16から読出したデータの最初の１デー
タをバス制御回路６にバス上に上げさせ、タグ上位優位
制御回路14に送信データ確立のタグを上げさせる。タグ
上位優位制御回路12がこのタグを検出すればデータ転送
制御回路４は、バス制御回路２にバス上データを読取ら
せこのデータをインタフェース制御回路15に送らせ、こ
のデータは該インタフェース制御回路15によりチャネル
に送出される。タグ上位優位制御回路12は、インタフェ
ース制御回路15の状態に応じてタイミングで受領応答タ
グを上げて、次のデータの送出を要求する。
ば、タグ上位優位制御回路12からタグ上位優位回路14に
データ送出を要求し、データ転送制御回路８はディスク
キャッシュメモリ16から読出したデータの最初の１デー
タをバス制御回路６にバス上に上げさせ、タグ上位優位
制御回路14に送信データ確立のタグを上げさせる。タグ
上位優位制御回路12がこのタグを検出すればデータ転送
制御回路４は、バス制御回路２にバス上データを読取ら
せこのデータをインタフェース制御回路15に送らせ、こ
のデータは該インタフェース制御回路15によりチャネル
に送出される。タグ上位優位制御回路12は、インタフェ
ース制御回路15の状態に応じてタイミングで受領応答タ
グを上げて、次のデータの送出を要求する。
データ転送制御回路８のディスクキャッシュメモリ16に
対するアクセスのタイミングは、ディスクキャッシュメ
モリ16が半導体メモリであるため、特に制限されること
が無く、上位装置11の指示するタイミングにより、書込
み又は読出しが可能である。
対するアクセスのタイミングは、ディスクキャッシュメ
モリ16が半導体メモリであるため、特に制限されること
が無く、上位装置11の指示するタイミングにより、書込
み又は読出しが可能である。
以上説明した如く、本発明は上位装置のデータ転送能力
に合わせ、下位装置にデータ転送を指示することが可能
で、データ転送制御装置間のデータ転送におけるオーバ
ラン発生を防止出来る。
に合わせ、下位装置にデータ転送を指示することが可能
で、データ転送制御装置間のデータ転送におけるオーバ
ラン発生を防止出来る。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は従来のデータ転送制御装置間のデータ転送制御
を説明する図である。 図において、 1,11は上位装置、2,6はバス制御回路、3,7はタグ制御回
路、4,8はデータ転送制御回路、5,13は下位装置、12,14
はタグ上位優位制御回路、15はインタフェース制御回
路、16はディスクキャッシュメモリである。
を説明する図である。 図において、 1,11は上位装置、2,6はバス制御回路、3,7はタグ制御回
路、4,8はデータ転送制御回路、5,13は下位装置、12,14
はタグ上位優位制御回路、15はインタフェース制御回
路、16はディスクキャッシュメモリである。
Claims (1)
- 【請求項１】半導体メモリで構成されたディスクキャッ
シュ装置を下位装置（13）とし、中央処理装置のチャネ
ルからの指示により該チャネルと該下位装置（13）との
データ転送を制御するディスクキャッシュ制御装置を上
位装置（11）として、該上位装置（11）と該下位装置
（13）との間を、データバス上のデータ確立を定義する
タグ信号を用いてデータの授受を行うデータ転送を制御
するデータ転送制御装置であって、 該上位装置（11）と下位装置（13）とに、該上位装置
（11）に対しデータ転送制御の優先権を与える上位装置
側タグ上位優先制御回路（12）、下位装置側タグ上位優
先制御回路（14）を夫々設け、 データ転送開始時のデータ転送の要求信号を、該上位装
置（11）が先行して該下位装置（13）に送出するよう制
御すると共に、データ転送途中のデータ転送制御は、デ
ータ読出のデータ転送の場合は該下位装置（13）から送
られたデータに対する受領応答タグを該上位装置側タグ
上位優位制御回路（12）により該上位装置（11）の欲す
るタイミングに出すよう制御し、データ書込のデータ転
送の場合は該上位装置（11）から送るデータに対する該
下位装置（13）の受領応答タグは該下位装置側タグ上位
優先制御回路（14）の制御により直ちに出すよう制御す
ることを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115393A JPH0786854B2 (ja) | 1986-05-19 | 1986-05-19 | デ ー タ 転 送 制 御 装 置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115393A JPH0786854B2 (ja) | 1986-05-19 | 1986-05-19 | デ ー タ 転 送 制 御 装 置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62271037A JPS62271037A (ja) | 1987-11-25 |
| JPH0786854B2 true JPH0786854B2 (ja) | 1995-09-20 |
Family
ID=14661441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115393A Expired - Fee Related JPH0786854B2 (ja) | 1986-05-19 | 1986-05-19 | デ ー タ 転 送 制 御 装 置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786854B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172438A (en) * | 1981-04-16 | 1982-10-23 | Fujitsu Ltd | Data transfer controller |
| JPS58166424A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | インタフエ−ス部タイミング制御方式 |
-
1986
- 1986-05-19 JP JP61115393A patent/JPH0786854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62271037A (ja) | 1987-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63172359A (ja) | 直接メモリアクセスシステム | |
| US5717949A (en) | System for reading transfer control parameters based on identification codes stored in first and second registers storing destination identification and designated control section identification data | |
| JPH0786854B2 (ja) | デ ー タ 転 送 制 御 装 置 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPS63192152A (ja) | デ−タ伝送方式 | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP2817535B2 (ja) | Ｈｄｌｃフレーム受信制御方式 | |
| JPS59173867A (ja) | デイスクキヤツシユデ−タ転送制御方式 | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH01174042A (ja) | 回線制御方式 | |
| JPS63229558A (ja) | 直列信号インタフエ−スによるデ−タ転送装置 | |
| JPS63301348A (ja) | 外部記憶制御装置 | |
| KR19990025123A (ko) | 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일 | |
| JPS6162966A (ja) | 最適デ−タ転送速度決定方式 | |
| JPH0448319A (ja) | データ転送方式 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPS62189527A (ja) | フロツピ−デイスクのデ−タ転送装置 | |
| JPH06103482B2 (ja) | 入出力制御装置 | |
| JPH06175970A (ja) | データ通信制御回路 | |
| JPH02148321A (ja) | データ転送システムにおけるバス管理方法 | |
| JPH03129449A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |