KR19990025123A

KR19990025123A - 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일

Info

Publication number: KR19990025123A
Application number: KR1019970046624A
Authority: KR
Inventors: 서은택
Original assignee: 김경래; 주식회사 큐닉스컴퓨터
Priority date: 1997-09-10
Filing date: 1997-09-10
Publication date: 1999-04-06

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

회로 설계

2. 발명이 해결하고자 하는 기술적 과제

간단한 프로그램으로 포트의 상태를 효과적으로 감시하고 필요한 제어를 빠르게 할 수 있는 고속 병렬 데이터 전송에 적합한 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 제공하고자 함.

3. 발명의 해결 방법의 요지

최적화된 레지스터의 각 비트를 포트 컨트롤러에 맞게 적절히 프로그램함으로써, 고속 병렬 데이터 전송에 적합한 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 제공하고자 함.

4. 발명의 중요한 용도

양방향 고속 병렬 포트 컨트롤러 설계시 적용 가능함.

Description

양방향 고속 병렬 포트 컨트롤러용 레지스터 파일

본 발명은 다중 전송 모드를 지원하는 양방향성 고속 병렬 포트 컨트롤러에 사용되는 레지스터 파일에 관한 것이다.

종래 레지스터 파일의 구성은 너무 복잡하여 각 레지스터를 프로그램하는 것이 까다롭고, 제어하는 제어 프로그램의 수행에 많은 시간이 소요되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 간단한 프로그램으로 포트의 상태를 효과적으로 감시하고 필요한 제어를 빠르게 할 수 있는 고속 병렬 데이터 전송에 적합한 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 제공하는데 그 목적이 있다.

도1은 IEEE P1284 호환 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 개략적으로 도시한 블록도.

도2는 레지스터 파일을 구성하는 각 레지스터의 비트 구성을 도시한 도면.

상기 목적을 달성하기 위한 본 발명은 다중 전송 모드를 지원하는 양방향성 고속 병렬 포트 컨트롤러에 사용되는 레지스터 파일에 있어서, 제어신호에 응답하여 포트의 전체적인 동작을 제어하는 포트 제어 레지스터; 상기 포트의 각 제어/상태 신호들을 소프트웨어적으로 운용할 수 있게 세팅하는 포트 제어 출력값 레지스터; 상기 포트 신호들의 실시간 상태를 저장하는 포트 상태 레지스터; 특정 인터럽트의 인에이블 여부를 세팅하는 포트 인터럽트 마스크 레지스터; 상기 인터럽트를 발생시킨 소스를 세팅하는 포트 인터럽트 상태 레지스터; 교섭 페이즈가 시작되는 시점에서의 상기 포트의 상태를 저장하고 있는 교섭 시간 포트 상태값 레지스터; 임의의 상황에서 필요에 따라 데이터 전송 상태와 관련된 상기 포트 컨트롤러의 상태를 저장하는 데이터 상태 레지스터; 호스트가 출력하는 포트 신호들에 대한 주변장치 측 신호들의 반응시간을 나타내는 카운터 레지스터; 및 상기 호스트로부터 전송되는 데이터를 저장되거나 상기 호스트로 전송할 데이터를 저장하고 있는 병렬 포트 데이터 레지스터를 포함하여 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.

도1은 IEEE P1284 호환 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일을 개략적으로 도시한 블록도로서, 제어신호에 응답하여 포트의 전체적인 동작을 제어하는 포트 제어 레지스터(Port Control Register, 이하 PCTR이라 함.), 포트의 각 제어/상태 신호들을 소프트웨어적으로 운용할 수 있게 세팅하고 있는 포트 제어 출력값 레지스터(Port Output Value Register, 이하 POVR이라 함), 포트 신호들의 실시간 상태를 셋(set)하는 포트 상태 레지스터(Port Status Register, 이하 PSR이라 함.), 특정 인터럽트의 인에이블 여부를 세팅하는 포트 인터럽트 마스크 레지스터(Port Interrupt Mask Register, 이하 PIMR이라 함.), 인터럽트를 발생시킨 소스를 세팅하는 포트 인터럽트 상태 레지스터(Port Interrupt Status Register, 이하 PISR이라 함.), 교섭 페이즈(Negotiation phase)가 시작되는 시점에서의 포트의 상태를 저장하고 있는 교섭 시간 포트 상태값 레지스터(Port Status at Nego Start, 이하 NSVR이라 함), 임의의 상황에서 필요에 따라 데이터 전송 상태와 관련된 포트 컨트롤러의 상태를 저장하는 데이터 상태 레지스터(Data Status Register, 이하 DSR이라 함), 호스트가 출력하는 포트 신호들에 대한 주변장치 측 신호들의 반응시간을 나타내는 Tp 카운터 레지스터(Tp Counter Register, 이하 TpDR이라 함), 및 호스트로부터 전송되는 데이터를 저장되거나 호스트로 전송할 데이터를 저장하고 있는 병렬 포트 데이터 레지스터(Parallel Port Data Register, 이하 PDR이라 함)를 포함하여 이루어진다. 각 레지스터는 각기 다른 제어 신호에 응답하는 8비트의 레지스터이며, 레지스터의 각 비트는 컨트롤러의 양방향 고속 병렬 포트의 제어 정보 혹은 전송 데이터를 나타낸다.

도2는 9개 레지스터들에 대한 각 비트 구성을 도시한 것이다. 도2를 참조로하여 각 레지스터의 각 비트에 대해 상세히 살펴본다.

포트의 전체적인 동작을 제어하기 위한 PCTR 중 CmMode(통신 모드, [2:0])는 사용할 통신 모드에 해당하는 값을 세팅하는 필드로서, 호환성 모드(Compatibility mode)와 니블 모드(Nibble mode) 외에 몇 개의 추가 양방향 전송 모드를 규정하며 이를 위해 아래 표1과 같이 지원한다.

[표 1]

[2:0]	전송 프로토콜
0	디스에이블
1	호환성 모드
10	역 니블 모드
11	역 바이트 모드
100	ECP 모드
101	ECP w RLE

표1에서 ECP(Enhanced Capabilities Port)모드는 PC에서 주변장치로 또는 주변장치에서 PC로 데이터를 전송하는 양방향성 데이터 전송 모드이고, ECP w RLE(ECP with Run-Length Encoding) 모드는 데이터를 압축하여 전송하는 양방향성 데이터 전송 모드이다. fXflag([3])는 교섭 페이즈일 때 호스트로부터 요구되는 전송 모드의 지원 가능 여부를 응답하는 신호를 지정하는 제어 비트로, 호스트가 교섭해오는 전송 모드를 지원하면 1로 못하면 0으로 세팅한다. Ecmd([4])는 ECP 모드에서 역전송 시(주변장치에서 호스트로의 전송)의 코드가 커맨드인지 데이터인지를 결정하는 제어비트로, ECP 역전송 인터럽트 서비스 루틴 이전에 세팅되어야 한다. DMAen([5])는 DMA(Direct Memory Access) 방식을 사용할 것인지 말 것인지를 결정하기 위한 제어비트로, 데이터를 보내거나 받을 때의 두 방식(인터럽트 방식, DMA 방식) 중 이 비트가 셋되어 있으면 DMA방식 요청 신호가 발생되어 DMA 방식으로 데이터를 처리하게 된다. DHH([6])는 포트 제어/상태 신호들을 유한 상태 기계(Finite Status Machine)가 관리할 수 없는 예외적인 상황에서 소프트웨어적으로 운용하기 위한 제어비트로, 이 비트가 셋된 경우에는 제어 신호들의 출력을 유한 상태 기계로부터가 아니라 POVR에 셋팅된 값을 취한다. 여기서 유한 상태 기계는 각각의 전송 모드를 지원하는데 필요한 중앙처리장치 인터페이스와 프로토콜 생성을 제어한다. [7]비트는 예약어(reserved word)이다.

포트의 각 제어/상태 신호들을 소프트웨어적으로 운용할 수 있게 하기 위한 POVR 중 CTxD([7])는 주변장치가 준비해놓은 개수의 데이터를 미처 다 받지 않고 호스트가 역전송을 종료하여 아직 보내지 못한 데이터가 남아 다음번 역전송의 맨 처음에 보내지게 되는 데이터를 취소하는 제어 비트로, 그 데이터를 취소하기 위해 셋했다가 다시 리셋(reset)하면 된다. [6]비트는 예약어이다. fPDir([5])는 데이터의 전송방향(즉 정전송방향은 호스트에서 주변장치로, 역전송방향은 주변장치에서 호스트로)을 제어하는 비트로, 1이면 받기 0이면 보내기를 나타낸다. fnFault([4])는 IEEE P1284에 정의된 nFault 신호의 값을 지정하는 비트이다. fSlct([3])는 IEEE P1284에 정의된 Select 신호의 값을 지정한다. fPErr([2])는 IEEE P1284에 정의된 PError 신호의 값을 지정한다. fAck([1])는 IEEE P1284에 정의된 nAck 신호의 값을 지정한다. fBusy([0])는 IEEE P1284에 정의된 Busy 신호의 값을 지정한다.

각각의 전송 모드에 따르는 프로토콜 진행이 이루어지는 과정에서 컨트롤러의 상태를 바꿔주어야 하거나 데이터를 리드/라이트 해주어야 할 상황이 발생하면 컨트롤러는 중앙처리장치로 해당하는 인터럽트를 발생시켜주어야 하며, 중앙처리장치는 해당 인터럽트의 내용에 따라 적절한 동작을 행하여야하는 데, 이때 중앙처리장치가 현재 받아들일 수 있는, 또는 받아 들이고자하는 특정 인터럽트의 인에이블 여부를 세팅하는 PIMR 중 ECmdIM([7])는 ECP 정전송 시에 호스트로부터 전송되는 코드가 커맨드인 경우 해당 커맨드에 적절한 동작을 취해 주기 위한 인터럽트 발생 제어비트로서 1로 셋팅할 경우 인터럽트가 발생한다. F2RIM([6])는 IEEE P1284의 ECP 모드에 지정된 프로토콜에 따라 호스트가 주변장치로 역전송 데이터를 요구할 때에 발생하는 인터럽트를 제어하는 제어비트이다. R2FIM([5])는 IEEE P1284의 ECP 모드에 지정된 프로토콜에 따라 호스트가 정전송 모드로의 복귀를 요구할 때에 발생하는 인터럽트를 제어하는 제어비트이다. CMInitIM([4])은 IEEE P1284에 따르는 호환성 모드에서 주변장치의 초기화 인터럽트를 제어하는 제어비트이다. TermIM([3])는 IEEE P1284에 따르는 기본 전송 모드(즉, 호환성 모드)에서 다른 전송 모드로의 전환 과정(호환성 모드 → 교섭 페이즈 → 전송 모드 2 → 종료 페이즈 → 호환성 모드)에서 발생하는 종료 페이즈(Termination Phase)에서는 컨트롤러의 상태를 본래의 호환성 모드에 맞게 되돌리는 작업이 필요한데 이를 위한 인터럽트를 제어하는 제어비트이다. ERVRIM([2])는 교섭 페이즈에서 호스트가 요구하는 전송 모드의 지원 여부를 판단하고, 컨트롤러의 상태를 새로운 전송 모드에 맞도록 세팅하기 위한 인터럽트를 제어하는 제어비트이다. TRIM([1])는 니블 모드, 바이트 모드, ECP 모드의 역전송 시에 주변장치로부터 호스트측으로의 역전송이 이루어지는데, 이 경우 전송할 데이터를 컨트롤러의 전송 데이터버퍼(TxBuf)에 써주기 위한 인터럽트 제어비트이다. DRIM([0])는 호스트로부터 주변장치 측으로 데이터가 전송되는 정전송의 경우 호스트로부터 한 바이트의 데이터 전송이 완료되었을 때 발생하는 인터럽트를 제어하는 제어비트이다.

임의의 상황에서 필요에 따라 데이터 전송 상태와 관련된 포트 컨트롤러의 상태를 저장하는 DSR 중 ECmdS([2])는 ECP 정전송 모드시 현재 전송된 바이트가 커맨드인지 데이터인지를 판단하는 상태 비트로서 1이면 데이터, 0이면 커맨드를 나타낸다. TRS([1])는 전송데이터버퍼(TxBuf)가 비어 있음, 즉 이전에 라이트한 바이트가 이미 전송되었음을 나타내는 상태 비트로서 1이면 현재 버퍼가 비어있어 새로운 데이터를 라이트해도 된다는 의미이며, 0이면 전송이 완료되지 않았음을 나타낸다. DRS([0])는 리시브 데이터 버퍼의 상태를 나타내는 비트로서, 1이면 새로운 데이터가 호스트로부터 전송되어 와 있음을 나타내고, 0이면 새로이 전송된 데이터가 아직 없음을 나타낸다. [7:3]은 예약어이다.

인터럽트를 발생시킨 소스를 세팅하는 PISR 중 ECmdIS([7])는 현재의 인터럽트가 ECP 모드에 의한 것임을 나타내는 비트이다. F2RIS([6])는 현재의 인터럽트가 ECP 모드 중 호스트의 정전송에서 역전송으로의 전환 요구에 의한 것임을 나타내는 비트이다. R2FIS([5])는 현재의 인터럽트가 ECP 모드 중 호스트의 역전송에서 정전송으로의 전환 요구에 의한 것임을 나타내는 비트이다. CMInitIS([4])는 현재의 인터럽트가 호환성 모드 중 호스트의 주변장치 초기화 요구에 의한 것임을 나타내는 비트이다. TermIS([3])는 호스트가 현재의 전송 모드로부터 원래의 호환성 모드로 복귀하기를 원하여 포트가 종료 페이즈로 돌입하였음을 나타내는 비트이다. ERVRIS([2])는 호스트가 다른 전송 모드에로의 전환을 요구하여 포트가 교섭 페이즈로 돌입하였음을 나타내는 비트이다. TRIS([1])는 역전송 상태에서 호스트로 전송할 데이터가 필요함을 나타내는 비트이다. DRIS([0])는 정전송 상태에서 호스트로부터 한 바이트의 데이터가 전송되어 있음을 나타내는 비트이다.

NSVR은 포트가 기타 다른 전송 모드로부터 종료 페이즈를 거쳐 호환성 모드로 복귀될 때, 다른 모드로 전환되기 전의 호환성 모드에서의 포트 상태를 알기 위해 교섭 페이즈가 시작되는 시점에서의 포트 신호 상태를 저장하고 있다.

호스트가 출력하는 포트 신호들에 대한 주변장치 측 신호들의 반응시간을 나타내는 TpDR은 포트 컨트롤러에 입력되는 시스템 클럭의 정수배로써 세팅되어진다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 최적화된 레지스터들에 대한 간단한 프로그램으로 포트의 상태를 효과적으로 감시함으로써, 필요한 제어동작을 빠르게 수행할 수 있고, 이로 인한 양방향 고속 병렬 포트 컨트롤러의 전체 수행 속도를 개선할 수 있는 효과가 있다.

Claims

다중 전송 모드를 지원하는 양방향성 고속 병렬 포트 컨트롤러에 사용되는 레지스터 파일에 있어서,

제어신호에 응답하여 포트의 전체적인 동작을 제어하는 포트 제어 레지스터;

상기 포트의 각 제어/상태 신호들을 소프트웨어적으로 운용할 수 있게 세팅하는 포트 제어 출력값 레지스터;

상기 포트 신호들의 실시간 상태를 저장하는 포트 상태 레지스터;

특정 인터럽트의 인에이블 여부를 세팅하는 포트 인터럽트 마스크 레지스터;

상기 인터럽트를 발생시킨 소스를 세팅하는 포트 인터럽트 상태 레지스터;

교섭 페이즈가 시작되는 시점에서의 상기 포트의 상태를 저장하고 있는 교섭 시간 포트 상태값 레지스터;

임의의 상황에서 필요에 따라 데이터 전송 상태와 관련된 상기 포트 컨트롤러의 상태를 저장하는 데이터 상태 레지스터;

호스트가 출력하는 포트 신호들에 대한 주변장치 측 신호들의 반응시간을 나타내는 카운터 레지스터; 및

상기 호스트로부터 전송되는 데이터를 저장되거나 상기 호스트로 전송할 데이터를 저장하고 있는 병렬 포트 데이터 레지스터

를 포함하여 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 각 레지스터는

8비트로 구성되는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 포트 제어 레지스터는

최상위 [7]비트는 예약어, [6]비트는 상기 포트 제어/상태 신호들을 유한 상태 기계가 관리할 수 없는 예외적인 상황에서 소프트웨어적으로 운용하기 위한 제어비트, [5]비트는 직접 메모리 억세스 방식을 사용할 것인지를 결정하는 제어비트, [4]비트는 ECP 역전송 모드의 코드가 커맨드인지 데이터인지를 결정하는 제어비트, [3]비트는 상기 교섭 페이즈일 때 상기 호스트로부터 요구되는 전송 모드의 지원 가능 여부를 나타내는 제어비트, 및 [2:0]은 전송 모드를 나타내는 비트로 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 3 항에 있어서,

상기 포트 제어 레지스터의 [6]비트가 셋된 경우에 상기 제어 신호의 출력을 상기 포트 제어 출력값 레지스터로부터 입력받는 것을 특징으로하는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 포트 제어 출력값 레지스터는

최상위 [7]비트는 역전송시 전송을 마치지 못하고 상기 역전송이 종료된 경우 데이터가 남아 다음번 상기 역전송 시 보내지게 되는 상기 데이터를 취소하는 비트, [6]비트는 예약어, [5]비트는 데이터의 전송 방향을 나타내는 제어비트, [4:0]은 상기 각 제어 출력신호를 지정하는 비트로 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 포트 인터럽트 마스크 레지스터는

최상위 [7]비트는 ECP 정전송 시 상기 호스트로부터 전송되는 코드가 커맨드인 경우 해당 커맨드를 처리하기 위한 인터럽트의 발생을 제어하는 비트, [6]비트는 상기 ECP 모드의 프로토콜에 따라 상기 호스트가 상기 주변장치로의 역전송 데이터를 요구할 때 발생하는 인터럽트를 제어하는 비트, [5]비트는 상기 ECP 모드의 프로토콜에 따라 상기 호스트가 상기 정전송 모드로의 복귀를 요구할 때 발생하는 인터럽트를 제어하는 비트, [4]비트는 호환성 모드에서 상기 주변장치의 초기화 인터럽트를 제어하는 비트, [3]비트는 종료 페이즈에서 상기 컨트롤러의 상태를 상기 호환성 모드에 맞게 되돌리기 위한 인터럽트를 제어하는 비트, [2]비트는 상기 교섭 페이즈에서 상기 호스트가 요구하는 전송 모드의 지원 여부를 판단하고 상기 컨트롤러의 상태를 새로운 전송 모드에 맞도록 세팅하기 위한 인터럽트를 제어하는 비트, [1]비트는 상기 역전송 시 전송할 데이터를 상기 컨트롤러의 전송데이터버퍼에 써주기 위한 인터럽트를 제어하는 비트, [0]비트는 상기 정전송 시 상기 호스트로부터 한 바이트의 데이터 전송이 완료되었을 때 발생하는 인터럽트를 제어하는 비트로 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 포트 인터럽트 상태 레지스터는

최상위 [7]비트는 현재의 인터럽트가 상기 ECP 모드에 의한 것임을 나타내는 비트, [6]비트는 상기 인터럽트가 상기 ECP 모드 중 상기 호스트의 정전송에서 역전송으로의 전환 요구에 의한 것임을 나타내는 비트, [5]비트는 상기 인터럽트가 상기 ECP 모드 중 상기 호스트의 역전송에서 상기 정전송으로의 전환 요구에 의한 것임을 나타내는 비트, [4]비트는 상기 인터럽트가 상기 호환성 모드 중 상기 호스트의 주변장치 초기화 요구에 의한 것임을 나타내는 비트, [3]비트는 상기 호스트가 현재의 전송 모드로부터 상기 호환성 모드로 복귀하기를 원하여 상기 종료 페이즈로 돌입하였음을 나타내는 비트, [2]비트는 상기 호스트가 다른 전송 모드로의 전환을 요구하여 상기 교섭 페이즈로 돌입하였음을 나타내는 비트, [1]비트는 상기 역전송 상태에서 상기 호스트로 전송할 데이터가 필요함을 나타내는 비트, [0]비트는 상기 정전송 상태에서 호스트로부터 한 바이트의 데이터가 전송되었음을 나타내는 비트로 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 데이터 상태 레지스터는

상위 [7:3]비트는 예약어이고, [2]비트는 상기 ECP 정전송 모드시 커맨드가 전송되는 지 데이터가 전송되는 지를 나타내는 상태비트, [1]비트는 상기 전송데이터버퍼의 상태를 나타내는 비트, [0]비트는 리시브 데이터 버퍼의 상태를 나타내는 비트로 이루어지는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.
제 1 항에 있어서, 상기 카운터 레지스터는

상기 주변장치 측 신호들의 반응 시간을 상기 포트 컨트롤러에 입력되는 시스템 클럭의 정수배로 나타내는 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일.