JPH1185683A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH1185683A JPH1185683A JP25759197A JP25759197A JPH1185683A JP H1185683 A JPH1185683 A JP H1185683A JP 25759197 A JP25759197 A JP 25759197A JP 25759197 A JP25759197 A JP 25759197A JP H1185683 A JPH1185683 A JP H1185683A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control unit
- storage device
- bus
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】Ｉ／Ｏ装置間のデータ転送処理を主記憶装置と
バスを介さずに動作可能とすることにより、Ｉ／Ｏ装置
間のデータ転送中であっても中央処理装置と主記憶装置
間のデータ転送を可能し中央処理装置のスループットを
向上する情報処理装置の提供。 【解決手段】中央処理装置と、主記憶装置と、複数のＩ
／Ｏ装置の制御を行うＩ／Ｏ制御部とが、バスを介して
接続された情報処理装置において、前記Ｉ／Ｏ制御部
が、Ｉ／Ｏ装置間の転送データを記憶する記憶手段と、
転送データ経路の入力及び出力として前記Ｉ／Ｏ装置、
前記主記憶装置、前記記憶手段との間で切換えを行う入
出力データ切換手段と、前記主記憶装置及び前記記憶手
段に対してダイレクトメモリアクセス制御を行う制御手
段と、を備え、前記複数のＩ／Ｏ装置は前記Ｉ／Ｏ制御
部と入出力バスを介して接続されている。
バスを介さずに動作可能とすることにより、Ｉ／Ｏ装置
間のデータ転送中であっても中央処理装置と主記憶装置
間のデータ転送を可能し中央処理装置のスループットを
向上する情報処理装置の提供。 【解決手段】中央処理装置と、主記憶装置と、複数のＩ
／Ｏ装置の制御を行うＩ／Ｏ制御部とが、バスを介して
接続された情報処理装置において、前記Ｉ／Ｏ制御部
が、Ｉ／Ｏ装置間の転送データを記憶する記憶手段と、
転送データ経路の入力及び出力として前記Ｉ／Ｏ装置、
前記主記憶装置、前記記憶手段との間で切換えを行う入
出力データ切換手段と、前記主記憶装置及び前記記憶手
段に対してダイレクトメモリアクセス制御を行う制御手
段と、を備え、前記複数のＩ／Ｏ装置は前記Ｉ／Ｏ制御
部と入出力バスを介して接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特にＩ／Ｏ装置間のデータ転送方式に関する。
し、特にＩ／Ｏ装置間のデータ転送方式に関する。
【０００２】
【従来の技術】従来、中央処理装置と、主記憶装置と、
Ｉ／Ｏ制御部とが、バスを介して接続された情報処理装
置において、Ｉ／Ｏ間のデータ転送が発生した場合、例
えばネットワークを介して２つの情報処理装置Ａ、Ｂが
接続され、情報処理装置Ａのディスク装置が所有してい
るデータを情報処理装置Ｂが読み出す処理は、情報処理
装置Ｂからのデータ転送要求に対して、情報処理装置Ａ
は、ディスク装置からデータを読み出す処理と、読み出
したデータを情報処理装置Ｂにネットワークを介して転
送する処理を行っている。
Ｉ／Ｏ制御部とが、バスを介して接続された情報処理装
置において、Ｉ／Ｏ間のデータ転送が発生した場合、例
えばネットワークを介して２つの情報処理装置Ａ、Ｂが
接続され、情報処理装置Ａのディスク装置が所有してい
るデータを情報処理装置Ｂが読み出す処理は、情報処理
装置Ｂからのデータ転送要求に対して、情報処理装置Ａ
は、ディスク装置からデータを読み出す処理と、読み出
したデータを情報処理装置Ｂにネットワークを介して転
送する処理を行っている。
【０００３】この中で、情報処理装置Ａのディスク装置
からの読み出し処理と、ネットワーク装置への送出処理
のＩ／Ｏ装置間のデータ転送において、ディスク装置か
らデータを読み出す処理は、中央処理装置が、Ｉ／Ｏ制
御部に対して、ディスク装置からのデータの読み出しと
読み出したデータを主記憶装置に保持する為のリクエス
トを送出する。
からの読み出し処理と、ネットワーク装置への送出処理
のＩ／Ｏ装置間のデータ転送において、ディスク装置か
らデータを読み出す処理は、中央処理装置が、Ｉ／Ｏ制
御部に対して、ディスク装置からのデータの読み出しと
読み出したデータを主記憶装置に保持する為のリクエス
トを送出する。
【０００４】このリクエストを受け付けたＩ／Ｏ制御部
は、ディスク装置からの読み出し処理と読み出されたデ
ータを、中央処理装置が指定した主記憶装置上のアドレ
スにダイレクトメモリアクセス（ＤＭＡ）によりデータ
を送出する。
は、ディスク装置からの読み出し処理と読み出されたデ
ータを、中央処理装置が指定した主記憶装置上のアドレ
スにダイレクトメモリアクセス（ＤＭＡ）によりデータ
を送出する。
【０００５】次に、情報処理装置Ｂにデータを転送する
処理は、中央処理装置が、Ｉ／Ｏ制御部に対して、主記
憶装置からのデータの読み出しと読み出したデータをネ
ットワーク装置に送出する為のリクエストを送出する。
処理は、中央処理装置が、Ｉ／Ｏ制御部に対して、主記
憶装置からのデータの読み出しと読み出したデータをネ
ットワーク装置に送出する為のリクエストを送出する。
【０００６】このリクエストを受け付けたＩ／Ｏ制御部
は、中央処理装置が指定した主記憶装置上のアドレスか
ら、上記と同様にして、ＤＭＡ転送により、データを読
み出し、読み出したデータをネットワーク装置に送出す
る。
は、中央処理装置が指定した主記憶装置上のアドレスか
ら、上記と同様にして、ＤＭＡ転送により、データを読
み出し、読み出したデータをネットワーク装置に送出す
る。
【０００７】このように、情報処理装置Ｂにデータを転
送する処理は、情報処理装置Ａの処理において、情報処
理装置Ａの中央処理装置が必要としていないデータに対
しても主記憶装置を経由する必要があった。
送する処理は、情報処理装置Ａの処理において、情報処
理装置Ａの中央処理装置が必要としていないデータに対
しても主記憶装置を経由する必要があった。
【０００８】このため、主記憶装置への書き込み読み込
み時にＩ／Ｏ制御部と主記憶装置を接続するバスが占有
され、中央処理装置のスループットが低下するという問
題があった。
み時にＩ／Ｏ制御部と主記憶装置を接続するバスが占有
され、中央処理装置のスループットが低下するという問
題があった。
【０００９】なお、特開昭５９−１３６８３２号公報に
は、メモリにプロセッサが直接アクセスでき、メモリと
入出力機器とのデータ転送時には、メモリをメインバス
から切り離すことによりプロセッサのスループットを向
上させることを図るデータ転送方式が提案されている。
は、メモリにプロセッサが直接アクセスでき、メモリと
入出力機器とのデータ転送時には、メモリをメインバス
から切り離すことによりプロセッサのスループットを向
上させることを図るデータ転送方式が提案されている。
【００１０】
【発明が解決しようとする課題】上記したように、従来
のＩ／Ｏ装置間のデータ転送方式においては、Ｉ／Ｏ制
御部と主記憶装置との間でデータのやり取りが繰り返さ
れ、バスを占有することにより、中央処理装置のスルー
プットが低下する、という問題点を有している。
のＩ／Ｏ装置間のデータ転送方式においては、Ｉ／Ｏ制
御部と主記憶装置との間でデータのやり取りが繰り返さ
れ、バスを占有することにより、中央処理装置のスルー
プットが低下する、という問題点を有している。
【００１１】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、Ｉ／Ｏ装置間の
データ転送処理を主記憶装置とバスを介さずに動作可能
とすることにより、Ｉ／Ｏ装置間のデータ転送中であっ
ても中央処理装置と主記憶装置間のデータ転送を可能と
し、これにより中央処理装置のスループットを向上する
情報処理装置を提供することにある。
てなされたものであって、その目的は、Ｉ／Ｏ装置間の
データ転送処理を主記憶装置とバスを介さずに動作可能
とすることにより、Ｉ／Ｏ装置間のデータ転送中であっ
ても中央処理装置と主記憶装置間のデータ転送を可能と
し、これにより中央処理装置のスループットを向上する
情報処理装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
本発明の情報処理装置は、Ｉ／Ｏ制御部に、転送データ
を保持する記憶手段と、該記憶手段と主記憶装置と入出
力装置のデータ転送を制御する制御手段とを備えたもの
である。
本発明の情報処理装置は、Ｉ／Ｏ制御部に、転送データ
を保持する記憶手段と、該記憶手段と主記憶装置と入出
力装置のデータ転送を制御する制御手段とを備えたもの
である。
【００１３】本発明は、好ましくは、中央処理装置と、
主記憶装置と、複数のＩ／Ｏ装置の制御を行うＩ／Ｏ制
御部とが、バスを介して接続された情報処理装置のＩ／
Ｏ装置間のデータ転送において、前記Ｉ／Ｏ制御部に、
転送データを保持する記憶手段と、前記記憶手段と前記
主記憶装置と前記Ｉ／Ｏ装置のデータ転送を制御する制
御手段と、前記記憶手段又は前記主記憶装置にアクセス
するメモリアクセス制御手段と、を備えたことを特徴と
する。
主記憶装置と、複数のＩ／Ｏ装置の制御を行うＩ／Ｏ制
御部とが、バスを介して接続された情報処理装置のＩ／
Ｏ装置間のデータ転送において、前記Ｉ／Ｏ制御部に、
転送データを保持する記憶手段と、前記記憶手段と前記
主記憶装置と前記Ｉ／Ｏ装置のデータ転送を制御する制
御手段と、前記記憶手段又は前記主記憶装置にアクセス
するメモリアクセス制御手段と、を備えたことを特徴と
する。
【００１４】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の情報処理装置は、その好ましい実
施の形態において、中央処理装置（図１の２００）と、
主記憶装置（図１の２１０）と、複数のＩ／Ｏ装置の制
御を行うＩ／Ｏ制御部（図１の１００）とが、バス（図
１の３００）を介して接続された情報処理装置におい
て、Ｉ／Ｏ制御部（図１の１００）は、Ｉ／Ｏ装置間の
転送データを記憶する記憶手段（図１の１００）と、Ｉ
／Ｏ制御部における転送データ経路の入力及び出力とし
て、Ｉ／Ｏ装置、主記憶装置、記憶手段の間で切換えを
行う入出力データ切換手段（図２の１０２）と、主記憶
装置及び記憶手段に対してダイレクトメモリアクセス制
御を行うＤＭＡ制御手段（図１の１０３）と、を備え、
複数のＩ／Ｏ装置（図１の２２０）はＩ／Ｏ制御部（図
１の１００）と入出力バス（図１の３０１）を介して接
続されている。
に説明する。本発明の情報処理装置は、その好ましい実
施の形態において、中央処理装置（図１の２００）と、
主記憶装置（図１の２１０）と、複数のＩ／Ｏ装置の制
御を行うＩ／Ｏ制御部（図１の１００）とが、バス（図
１の３００）を介して接続された情報処理装置におい
て、Ｉ／Ｏ制御部（図１の１００）は、Ｉ／Ｏ装置間の
転送データを記憶する記憶手段（図１の１００）と、Ｉ
／Ｏ制御部における転送データ経路の入力及び出力とし
て、Ｉ／Ｏ装置、主記憶装置、記憶手段の間で切換えを
行う入出力データ切換手段（図２の１０２）と、主記憶
装置及び記憶手段に対してダイレクトメモリアクセス制
御を行うＤＭＡ制御手段（図１の１０３）と、を備え、
複数のＩ／Ｏ装置（図１の２２０）はＩ／Ｏ制御部（図
１の１００）と入出力バス（図１の３０１）を介して接
続されている。
【００１５】本発明の実施の形態においては、Ｉ／Ｏ装
置間でのデータ転送に際して、一つのＩ／Ｏ装置からの
転送データは、Ｉ／Ｏ装置から入出力バス（図１の３０
１）を介してＩ／Ｏ制御部の制御のもと記憶手段（図１
の１００）に記憶され、記憶手段（図１の１００）に記
憶された転送データを、Ｉ／Ｏ制御部の制御のもと、入
出力バス（図１の３０１）を介して他のＩ／Ｏ装置へ転
送する。
置間でのデータ転送に際して、一つのＩ／Ｏ装置からの
転送データは、Ｉ／Ｏ装置から入出力バス（図１の３０
１）を介してＩ／Ｏ制御部の制御のもと記憶手段（図１
の１００）に記憶され、記憶手段（図１の１００）に記
憶された転送データを、Ｉ／Ｏ制御部の制御のもと、入
出力バス（図１の３０１）を介して他のＩ／Ｏ装置へ転
送する。
【００１６】本発明の実施の形態によれば、従来、Ｉ／
Ｏ装置間のデータ転送においてＩ／Ｏ制御部と主記憶装
置との間でバス（図１の３００）を介して行っていたデ
ータ転送が、バス（図１の３００）を介さずに、実行で
きることになり、Ｉ／Ｏ装置間のデータ転送中であって
も、中央処理装置（図１の２００）と主記憶装置（図１
の２１０）との間のデータ転送可能となり、中央処理装
置のスループットを向上するものである。
Ｏ装置間のデータ転送においてＩ／Ｏ制御部と主記憶装
置との間でバス（図１の３００）を介して行っていたデ
ータ転送が、バス（図１の３００）を介さずに、実行で
きることになり、Ｉ／Ｏ装置間のデータ転送中であって
も、中央処理装置（図１の２００）と主記憶装置（図１
の２１０）との間のデータ転送可能となり、中央処理装
置のスループットを向上するものである。
【００１７】
【実施例】次に、上記した本発明の実施の形態について
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
【００１８】図１は、本発明の一実施例の情報処理装置
の構成を示すブロック図である。図２は、本発明の一実
施例におけるＩ／Ｏ制御部の構成を示す図であり、デー
タ転送の制御部の構成を示すブロック図である。
の構成を示すブロック図である。図２は、本発明の一実
施例におけるＩ／Ｏ制御部の構成を示す図であり、デー
タ転送の制御部の構成を示すブロック図である。
【００１９】図１を参照すると、本発明の一実施例に係
る情報処理装置は、中央処理装置２００と、主記憶装置
２１０と、Ｉ／Ｏ制御部１００とが、バス３００で接続
され、Ｉ／Ｏ制御部１００には、主記憶装置２１０と同
様な記憶装置１１０が接続され、Ｉ／Ｏ制御部１００は
入出力バス３０１を介して入出力装置群２２０と接続さ
れている。
る情報処理装置は、中央処理装置２００と、主記憶装置
２１０と、Ｉ／Ｏ制御部１００とが、バス３００で接続
され、Ｉ／Ｏ制御部１００には、主記憶装置２１０と同
様な記憶装置１１０が接続され、Ｉ／Ｏ制御部１００は
入出力バス３０１を介して入出力装置群２２０と接続さ
れている。
【００２０】図２を参照すると、本発明の一実施例にお
けるＩ／Ｏ制御部１００のデータ転送制御部は、中央処
理装置２００からの命令コードからデータ転送命令を識
別し、データ転送制御を行う命令制御部１０１と、デー
タの入力先とデータの出力先を切り換える入出力データ
切換部１０２と、主記憶装置２１０又は記憶装置１１０
へのアクセスを制御するＤＭＡ制御部１０３と、を備え
て構成されている。
けるＩ／Ｏ制御部１００のデータ転送制御部は、中央処
理装置２００からの命令コードからデータ転送命令を識
別し、データ転送制御を行う命令制御部１０１と、デー
タの入力先とデータの出力先を切り換える入出力データ
切換部１０２と、主記憶装置２１０又は記憶装置１１０
へのアクセスを制御するＤＭＡ制御部１０３と、を備え
て構成されている。
【００２１】次に、本発明の一実施例の動作について図
１及び図２を参照して説明する。
１及び図２を参照して説明する。
【００２２】以下では、Ｉ／Ｏ装置間のデータ転送の動
作例として、一のＩ／Ｏ装置としてディスク装置からデ
ータを読み出し、他のＩ／Ｏ装置としてネットワーク装
置に該読み出したデータを送出する処理の動作を説明す
る。
作例として、一のＩ／Ｏ装置としてディスク装置からデ
ータを読み出し、他のＩ／Ｏ装置としてネットワーク装
置に該読み出したデータを送出する処理の動作を説明す
る。
【００２３】図１、及び図２を参照すると、中央処理装
置２００からＩ／Ｏ制御部１００に対して、ディスク装
置からのデータを読み出す為の命令がバス３００を介し
て送出される。
置２００からＩ／Ｏ制御部１００に対して、ディスク装
置からのデータを読み出す為の命令がバス３００を介し
て送出される。
【００２４】Ｉ／Ｏ制御部１００は、中央処理装置２０
０からの命令を受け付けると、命令制御部１０１におい
て命令のデコードを行い、ディスク装置からのデータ転
送命令であることを認識すると、入出力データ切換部１
０２に対して、入力が入出力バス３０１で、出力が記憶
装置１１０となるように切換制御信号を送出する。ま
た、ＤＭＡ制御部１０３に対して記憶装置１１０への書
き込み指示を送出する。
０からの命令を受け付けると、命令制御部１０１におい
て命令のデコードを行い、ディスク装置からのデータ転
送命令であることを認識すると、入出力データ切換部１
０２に対して、入力が入出力バス３０１で、出力が記憶
装置１１０となるように切換制御信号を送出する。ま
た、ＤＭＡ制御部１０３に対して記憶装置１１０への書
き込み指示を送出する。
【００２５】ディスク装置からのデータ転送が終了する
と、次に、記憶装置１１０からネットワーク装置にデー
タを送出する為の命令が中央処理装置２００からＩ／Ｏ
制御部１００に送出される。
と、次に、記憶装置１１０からネットワーク装置にデー
タを送出する為の命令が中央処理装置２００からＩ／Ｏ
制御部１００に送出される。
【００２６】Ｉ／Ｏ制御部１００は、中央処理装置２０
０からの命令を受け付けると、命令制御部１０１におい
て命令のデコードを行い、ネットワーク装置へのデータ
転送命令を認識すると、入出力切換部１０２に対して、
入力が記憶装置１１０で、出力が入出力バス３０１とな
るよううに切換制御信号を送出する。また、ＤＭＡ制御
部１０３に対して記憶装置１１０からの読み出し指示を
送出する。
０からの命令を受け付けると、命令制御部１０１におい
て命令のデコードを行い、ネットワーク装置へのデータ
転送命令を認識すると、入出力切換部１０２に対して、
入力が記憶装置１１０で、出力が入出力バス３０１とな
るよううに切換制御信号を送出する。また、ＤＭＡ制御
部１０３に対して記憶装置１１０からの読み出し指示を
送出する。
【００２７】このように、Ｉ／Ｏ装置間の転送におい
て、Ｉ／Ｏ制御部１００に、記憶装置１１０を設け、Ｉ
／Ｏ制御部１００のデータの経路を切替制御する手段
と、ＤＭＡ制御部１０３が、主記憶装置２２０と記憶装
置１１０のいずれにもアクセス可能としたことにより、
主記憶装置２２０及びバス３００を介さずに転送でき
る。
て、Ｉ／Ｏ制御部１００に、記憶装置１１０を設け、Ｉ
／Ｏ制御部１００のデータの経路を切替制御する手段
と、ＤＭＡ制御部１０３が、主記憶装置２２０と記憶装
置１１０のいずれにもアクセス可能としたことにより、
主記憶装置２２０及びバス３００を介さずに転送でき
る。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
中央処理装置と主記憶装置の間のデータ転送が、Ｉ／Ｏ
装置間のデータ転送中でも可能となり、中央処理装置の
スループットを向上することができる、という効果を奏
する。
中央処理装置と主記憶装置の間のデータ転送が、Ｉ／Ｏ
装置間のデータ転送中でも可能となり、中央処理装置の
スループットを向上することができる、という効果を奏
する。
【００２９】その理由は、本発明においては、Ｉ／Ｏ制
御部に、転送データを保持する記憶手段と、記憶手段と
主記憶装置とＩ／Ｏ装置のデータ転送を制御する制御手
段と、記憶手段又は前記主記憶装置にアクセスするメモ
リアクセス制御手段と、を設け、従来、主記憶装置を使
用する必要があったＩ／Ｏ装置間のデータ転送処理を、
主記憶装置とバスを介さずに動作できるように構成した
ためである。
御部に、転送データを保持する記憶手段と、記憶手段と
主記憶装置とＩ／Ｏ装置のデータ転送を制御する制御手
段と、記憶手段又は前記主記憶装置にアクセスするメモ
リアクセス制御手段と、を設け、従来、主記憶装置を使
用する必要があったＩ／Ｏ装置間のデータ転送処理を、
主記憶装置とバスを介さずに動作できるように構成した
ためである。
【図１】本発明の一実施例の情報処理装置の構成を示す
図である。
図である。
【図２】本発明の一実施例におけるＩ／Ｏ制御部のデー
タ転送制御部の構成を示す図である。
タ転送制御部の構成を示す図である。
１００ Ｉ／Ｏ制御部 １０１ 命令制御部 １０２ 入出力データ切換部 １０３ ＤＭＡ制御部 １１０ 記憶装置 ２００ 中央処理装置 ２１０ 主記憶装置 ２２０ 入出力装置群 ３００ バス ３０１ 入出力バス
Claims (3)
- 【請求項１】中央処理装置と、主記憶装置と、複数のＩ
／Ｏ装置の制御を行うＩ／Ｏ制御部とが、バスを介して
接続された情報処理装置のＩ／Ｏ装置間のデータ転送に
おいて、 前記Ｉ／Ｏ制御部に、転送データを保持する記憶手段
と、 前記記憶手段と前記主記憶装置と前記Ｉ／Ｏ装置のデー
タ転送を制御する制御手段と、 前記記憶手段又は前記主記憶装置にアクセスするメモリ
アクセス制御手段と、 を備えたことを特徴とする情報処理装置。 - 【請求項２】中央処理装置と、主記憶装置と、複数のＩ
／Ｏ装置の制御を行うＩ／Ｏ制御部とが、バスを介して
接続された情報処理装置において、 前記Ｉ／Ｏ制御部が、Ｉ／Ｏ装置間の転送データを記憶
する記憶手段と、 前記Ｉ／Ｏ制御部における転送データ経路の入力及び出
力として前記Ｉ／Ｏ装置、前記主記憶装置、前記記憶手
段との間で切換えを行う入出力データ切換手段と、 前記主記憶装置及び前記記憶手段に対してダイレクトメ
モリアクセス制御を行う制御手段と、 を備え、 前記複数のＩ／Ｏ装置は前記Ｉ／Ｏ制御部と入出力バス
を介して接続されていることを特徴とする情報処理装
置。 - 【請求項３】Ｉ／Ｏ装置間のデータ転送に際して、一の
Ｉ／Ｏ装置からの転送データは、前記Ｉ／Ｏ装置から前
記入出力バスを介して前記Ｉ／Ｏ制御部の制御のもと前
記記憶手段に記憶され、前記記憶手段に記憶された転送
データを、前記Ｉ／Ｏ制御部の制御のもと、前記記憶手
段から前記入出力バスを介して他のＩ／Ｏ装置へ転送す
る、ことを特徴とする請求項２記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25759197A JPH1185683A (ja) | 1997-09-05 | 1997-09-05 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25759197A JPH1185683A (ja) | 1997-09-05 | 1997-09-05 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185683A true JPH1185683A (ja) | 1999-03-30 |
Family
ID=17308404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25759197A Pending JPH1185683A (ja) | 1997-09-05 | 1997-09-05 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7370131B2 (en) | 2005-04-22 | 2008-05-06 | Renesas Technology Corp. | High-speed data readable information processing device |
-
1997
- 1997-09-05 JP JP25759197A patent/JPH1185683A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7370131B2 (en) | 2005-04-22 | 2008-05-06 | Renesas Technology Corp. | High-speed data readable information processing device |
| US7613863B2 (en) | 2005-04-22 | 2009-11-03 | Renesas Technology Corporation | High-speed data readable information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JP2793517B2 (ja) | データ転送制御装置 | |
| JPH08235092A (ja) | データ転送制御装置 | |
| JPH1185683A (ja) | 情報処理装置 | |
| JP2636206B2 (ja) | 情報処理システム | |
| JP2000155738A (ja) | データ処理装置 | |
| JP3157794B2 (ja) | 周辺制御処理装置 | |
| JP2003308289A (ja) | データ処理装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP3637583B2 (ja) | 複数プロセッサと被制御装置の制御方法 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPS60252975A (ja) | 情報処理方式 | |
| JPH08147236A (ja) | 転送制御装置 | |
| JPH1185660A (ja) | データ転送システム | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| JPH08320842A (ja) | データ転送制御システム | |
| JPH06139150A (ja) | 仮想記憶方式を用いた計算機システム | |
| JPH09282102A (ja) | 磁気ディスク制御装置 | |
| JP2000099392A (ja) | メモリ制御システム | |
| JPH10269138A (ja) | キャッシュメモリ制御及びそれを用いたデータ処理装置 | |
| JPH04268652A (ja) | ファイル装置 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| KR19990025123A (ko) | 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001024 |