JPH01286028A - マイクロプログラムのパッチ方式 - Google Patents
マイクロプログラムのパッチ方式Info
- Publication number
- JPH01286028A JPH01286028A JP63116017A JP11601788A JPH01286028A JP H01286028 A JPH01286028 A JP H01286028A JP 63116017 A JP63116017 A JP 63116017A JP 11601788 A JP11601788 A JP 11601788A JP H01286028 A JPH01286028 A JP H01286028A
- Authority
- JP
- Japan
- Prior art keywords
- patch
- microprogram
- address
- rom
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明はマイクロプログラムのパッチ方式に関し、特に
ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍ。
ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍ。
ｒｙ）に格納されたマイクロプログラムの制ｊ’ｌｊに
より動作する情報処理装置におけるマイクロプログラム
のパッチ方式に関する。
より動作する情報処理装置におけるマイクロプログラム
のパッチ方式に関する。
従来、ＲＯＭに格納されたマイクロプログラムには、パ
ッチ処理を施す手段が存在しなかった。
ッチ処理を施す手段が存在しなかった。
上述したように、ＲＯＭに格納されたマイクロプログラ
ムにはパッチ処理を施す手段が存在しないので、マイク
ロプログラムを変更する必要が生じた場合には、その変
更がわずかなものであってもＲＯＭを作成しなおさなけ
ればならないという欠点がある。
ムにはパッチ処理を施す手段が存在しないので、マイク
ロプログラムを変更する必要が生じた場合には、その変
更がわずかなものであってもＲＯＭを作成しなおさなけ
ればならないという欠点がある。
本発明の目的は、上述の点に鑑み、外部からのパッチ情
報に基づいてＲＯＭ内のマイクロプログラムのパッチ処
理を行うことにより、ＲＯＭを作成しなおさなくてもマ
イクロプログラムの変更を手軽に実行できるマイクロプ
ログラムのパッチ方式を提供することにある。
報に基づいてＲＯＭ内のマイクロプログラムのパッチ処
理を行うことにより、ＲＯＭを作成しなおさなくてもマ
イクロプログラムの変更を手軽に実行できるマイクロプ
ログラムのパッチ方式を提供することにある。
１ 〔課題を解決するための手
段〕本発明のマイクロプログラムのパッチ方式は、ＲＯ
Ｍに格納されたマイクロプログラムの制御により動作す
る情報処理装置におけるマイクロプログラムのパッチ方
式において、パッチアドレスとパッチデータとの組合せ
を有するパッチ情報を外部から受け取るパッチ情報受取
り手段と、このパッチ情報受取り手段により受け取られ
たパッチ情報をＲＡＭに格納するパッチ情報格納手段と
、前記パッチ情報受取り手段により受け取られたパッチ
情報中のパッチアドレスとＲＯＭアクセスアドレスとを
比較し一致を検出した場合に割込みを発生する比較手段
と、この比較手段により発生された割込みに基づき割込
みアドレスと一致するパッチアドレスに対応するパッチ
データが格納されているＲＡＭ内の格納エリアへのジャ
ンプを行う割込み処理手段とを有する。
段〕本発明のマイクロプログラムのパッチ方式は、ＲＯ
Ｍに格納されたマイクロプログラムの制御により動作す
る情報処理装置におけるマイクロプログラムのパッチ方
式において、パッチアドレスとパッチデータとの組合せ
を有するパッチ情報を外部から受け取るパッチ情報受取
り手段と、このパッチ情報受取り手段により受け取られ
たパッチ情報をＲＡＭに格納するパッチ情報格納手段と
、前記パッチ情報受取り手段により受け取られたパッチ
情報中のパッチアドレスとＲＯＭアクセスアドレスとを
比較し一致を検出した場合に割込みを発生する比較手段
と、この比較手段により発生された割込みに基づき割込
みアドレスと一致するパッチアドレスに対応するパッチ
データが格納されているＲＡＭ内の格納エリアへのジャ
ンプを行う割込み処理手段とを有する。
本発明のマイクロプログラムのパッチ方式では、パッチ
情報受取り手段がパッチアドレスとパッチデータとの組
合せを有するパッチ情報を外部から受け取り、パッチ情
報格納手段がパッチ情報受取り手段により受け取られた
パッチ情報をＲＡＭに格納し、比較手段がパッチ情報受
取り手段。により受け取られたパッチ情報中のパッチア
ドレスとＲＯＭアクセスアドレスとを比較し一致を検出
した場合に割込みを発生し、割込み処理手段が比較手段
により発生された割込みに基づき割込みアドレスと一致
するパッチアドレスに対応するパッチデータが格納され
ているＲＡＭ内の格納エリアへのジャンプを行う。
情報受取り手段がパッチアドレスとパッチデータとの組
合せを有するパッチ情報を外部から受け取り、パッチ情
報格納手段がパッチ情報受取り手段により受け取られた
パッチ情報をＲＡＭに格納し、比較手段がパッチ情報受
取り手段。により受け取られたパッチ情報中のパッチア
ドレスとＲＯＭアクセスアドレスとを比較し一致を検出
した場合に割込みを発生し、割込み処理手段が比較手段
により発生された割込みに基づき割込みアドレスと一致
するパッチアドレスに対応するパッチデータが格納され
ているＲＡＭ内の格納エリアへのジャンプを行う。
次に、本発明について図面を参照して説明する。
第１図は、本発明のマイクロプログラムのパッチ方式の
一実施例の構成を示すブロック図である。
一実施例の構成を示すブロック図である。
本実施例のマイクロプログラムのパッチ方式は、ＲＯＭ
２より順次マイクロプログラム中の命令を読み出して動
作するプロセッサｌと、マイクロプログラムを格納して
いるＲＯＭ２と、パッチ情報（第２図参照）を記憶する
ＲＡＭ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ
）３と、プロセッサ１等と外部袋！とのインタフェース
部である外部インクフェース４と、外部装置から外部イ
ンタフェース４を介して受け取られたパッチ情報中のパ
ッチアドレスとＲＯＭアクセスアドレス（プロセッサｌ
がＲＯＭ２内のマイクロプログラム中の命令にアクセス
して読み出す際におけるその命令のアドレス）とを比較
し一致を検出した場合に割込みを発生する比較手段であ
る比較回路５とを含んで構成されている（プロセッサ１
．ＲＯＭ２゜ＲＡＭ３．外部インタフェース４および比
較回路５は共通のバスに接続されている）。
２より順次マイクロプログラム中の命令を読み出して動
作するプロセッサｌと、マイクロプログラムを格納して
いるＲＯＭ２と、パッチ情報（第２図参照）を記憶する
ＲＡＭ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ
）３と、プロセッサ１等と外部袋！とのインタフェース
部である外部インクフェース４と、外部装置から外部イ
ンタフェース４を介して受け取られたパッチ情報中のパ
ッチアドレスとＲＯＭアクセスアドレス（プロセッサｌ
がＲＯＭ２内のマイクロプログラム中の命令にアクセス
して読み出す際におけるその命令のアドレス）とを比較
し一致を検出した場合に割込みを発生する比較手段であ
る比較回路５とを含んで構成されている（プロセッサ１
．ＲＯＭ２゜ＲＡＭ３．外部インタフェース４および比
較回路５は共通のバスに接続されている）。
プロセッサ１は、パッチ情報を外部インタフェース４を
介して外部装置から受け取るパッチ情報受取り手段１１
と、パッチ情報受取り手段１１により受け取られたパッ
チ情報をＲＡＭ３に格納するパッチ情報格納手段１２と
、比較回路５により発生される割込みに基づき割込みア
ドレスと一致するパッチアドレスに対応するパッチデー
タが格納されているＲＡＭａ内の格納エリアへのジャン
プを行う割込み処理ルーチン（割込み処理手段） １３
とを含んで構成されている。
介して外部装置から受け取るパッチ情報受取り手段１１
と、パッチ情報受取り手段１１により受け取られたパッ
チ情報をＲＡＭ３に格納するパッチ情報格納手段１２と
、比較回路５により発生される割込みに基づき割込みア
ドレスと一致するパッチアドレスに対応するパッチデー
タが格納されているＲＡＭａ内の格納エリアへのジャン
プを行う割込み処理ルーチン（割込み処理手段） １３
とを含んで構成されている。
第２図は、本実施例のマイクロプログラムのパッチ方式
で使用されＲＡＭ３に格納されているパッチ情報の形式
（構成）を示す図である。このパッチ情報は、パッチア
ドレスとパッチデータとの組合せを有するもので、パッ
チアドレスｌに対応するパッチデータ長１およびパッチ
データｌと、パッチアドレス２に対応するパッチデータ
長２およびパッチデータ２と、パッチアドレス３に対応
するパッチデータ長３およびパッチデータ３とを含んで
構成されている。各パッチアドレスに後続するパッチデ
ータ長は、次のパッチアドレスの格納位置を算出するた
めに必要な情報である（例えば、パッチアドレス２の格
納位置はパッチアドレス１とパッチデータ長１とに基づ
いて算出される）。
で使用されＲＡＭ３に格納されているパッチ情報の形式
（構成）を示す図である。このパッチ情報は、パッチア
ドレスとパッチデータとの組合せを有するもので、パッ
チアドレスｌに対応するパッチデータ長１およびパッチ
データｌと、パッチアドレス２に対応するパッチデータ
長２およびパッチデータ２と、パッチアドレス３に対応
するパッチデータ長３およびパッチデータ３とを含んで
構成されている。各パッチアドレスに後続するパッチデ
ータ長は、次のパッチアドレスの格納位置を算出するた
めに必要な情報である（例えば、パッチアドレス２の格
納位置はパッチアドレス１とパッチデータ長１とに基づ
いて算出される）。
第３図を参照すると、プロセッサ１内の割込み処理ルー
チン１３の処理は、割込みアドレス読出しステップ３１
と、割込みアドレスパッチアドレスｌ比較ステップ３２
と、パッチデータｌ格納エリアジャンプステップ３３と
、パフ委データ１動作ステップ３４と、割込みアドレス
パッチアドレス２比較ステツプ３５と、パッチデータ２
格納エリアジヤンプステツプ３６と、パッチデータ２動
作ステップ３７と、ノーマルルーチンリターンステップ
３８とを含んでいる。
チン１３の処理は、割込みアドレス読出しステップ３１
と、割込みアドレスパッチアドレスｌ比較ステップ３２
と、パッチデータｌ格納エリアジャンプステップ３３と
、パフ委データ１動作ステップ３４と、割込みアドレス
パッチアドレス２比較ステツプ３５と、パッチデータ２
格納エリアジヤンプステツプ３６と、パッチデータ２動
作ステップ３７と、ノーマルルーチンリターンステップ
３８とを含んでいる。
次に、このように構成された本実施例のマイクロプログ
ラムのパッチ方式の動作について説明する。
ラムのパッチ方式の動作について説明する。
ＲＯＭＺ内のマイクロプログラムを変更する要請が生じ
ると、プロセッサ１内のパッチ情報受取り手段１１は外
部装置より外部インタフェース４を介してパッチ情報を
受け取る。
ると、プロセッサ１内のパッチ情報受取り手段１１は外
部装置より外部インタフェース４を介してパッチ情報を
受け取る。
プロセッサ１内のパッチ情報格納手段１２は、そのパッ
チ情報をＲＡＭ３に格納すると同時に比較回路５にパッ
チ情報中のパッチアドレス（パッチアドレス１．パッチ
アドレス２．パッチアドレス３、・・・という複数個の
パッチアドレス）をセットする。
チ情報をＲＡＭ３に格納すると同時に比較回路５にパッ
チ情報中のパッチアドレス（パッチアドレス１．パッチ
アドレス２．パッチアドレス３、・・・という複数個の
パッチアドレス）をセットする。
比較回路５は、プロ芸ツサ１がＲＯＭ２内のマイクロプ
ログラムの処理の過程でＲＯＭ２内のマイクロプログラ
ム中から読み出す命令のアドレスであるＲＯＭアクセス
アドレスと上述のよ、うにセットされたパッチアドレス
とを比較し、一致するものがあればプロセッサｌに対し
て割込みを発生する。
ログラムの処理の過程でＲＯＭ２内のマイクロプログラ
ム中から読み出す命令のアドレスであるＲＯＭアクセス
アドレスと上述のよ、うにセットされたパッチアドレス
とを比較し、一致するものがあればプロセッサｌに対し
て割込みを発生する。
この割込みを検出したプロセッサ１は、割込み処理ルー
チン１３の実行を開始する。
チン１３の実行を開始する。
この割込み処理ルーチン１３は、以下に示すような処理
を行う（第３図参照）。
を行う（第３図参照）。
まず、割込みが発生した際に実行されていたＲＯＭＺ内
のマイクロプログラムの所定のルーチン（ノーマルルー
チン）中の命令のアドレス（割込みア゛ドレス）を読み
出す（ステップ３１）。
のマイクロプログラムの所定のルーチン（ノーマルルー
チン）中の命令のアドレス（割込みア゛ドレス）を読み
出す（ステップ３１）。
この割込みアドレスとＲＡＭａ内のパッチ情報中の各パ
ッチアドレス（パッチアドレス１．パッチアドレス２．
パッチアドレス３．・・・）とを順次比較し両者が一致
するか否かを判定する（ステップ３２および３５等）。
ッチアドレス（パッチアドレス１．パッチアドレス２．
パッチアドレス３．・・・）とを順次比較し両者が一致
するか否かを判定する（ステップ３２および３５等）。
この判定で両者が一致した場合には（一致しない場合に
は次のパッチアドレスに関する同様の判定に制御が移る
）、そのパッチアドレスに対応するパッチ情報中のパッ
チデータ（パッチデータｌ。
は次のパッチアドレスに関する同様の判定に制御が移る
）、そのパッチアドレスに対応するパッチ情報中のパッ
チデータ（パッチデータｌ。
パッチデータ２．パッチデータ３．・・・）の格納エリ
ア（ＲＡＭ ａ内のエリア）へのジャンプを行い（ステ
ップ３３および３６等）、ジャンプ先のパッチデータに
基づく動作を実行する（ステップ３４および３７等）。
ア（ＲＡＭ ａ内のエリア）へのジャンプを行い（ステ
ップ３３および３６等）、ジャンプ先のパッチデータに
基づく動作を実行する（ステップ３４および３７等）。
この実行の後に、割込み発生前のノーマルルーチンへの
リターンを行う （ステップ３８）。
リターンを行う （ステップ３８）。
以上説明したように本発明は、外部装置等の外部からの
パッチ情報に基づいてＲＯＭ内のマイクロプログラムの
パッチ処理を行うことにより、ＲＯＭを作成しなおさな
くてもマイクロプログラムの変更を手軽に実行できると
いう効果がある。
パッチ情報に基づいてＲＯＭ内のマイクロプログラムの
パッチ処理を行うことにより、ＲＯＭを作成しなおさな
くてもマイクロプログラムの変更を手軽に実行できると
いう効果がある。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図に示すマイクロプログラムのパッチ方式
で使用されるパッチ情報の形式を示す図、第３図は第１
図中の割込み処理ルーチンの処理を示す流れ図である。 図において、 １・・・プロセッサ、 ２・・・ＲＯＭ。 ３・・・ＲＡＭ。 ４・・・外部インタフェース、 ５・・・比較回路、 ｌｌ・・・パッチ情報受取り手段、 １２・・・パッチ情報格納手段、 １３・・・割込み処理ルーチンである。
で使用されるパッチ情報の形式を示す図、第３図は第１
図中の割込み処理ルーチンの処理を示す流れ図である。 図において、 １・・・プロセッサ、 ２・・・ＲＯＭ。 ３・・・ＲＡＭ。 ４・・・外部インタフェース、 ５・・・比較回路、 ｌｌ・・・パッチ情報受取り手段、 １２・・・パッチ情報格納手段、 １３・・・割込み処理ルーチンである。
Claims (1)
- 【特許請求の範囲】 ＲＯＭに格納されたマイクロプログラムの制御により動
作する情報処理装置におけるマイクロプログラムのパッ
チ方式において、 パッチアドレスとパッチデータとの組合せを有するパッ
チ情報を外部から受け取るパッチ情報受取り手段と、 このパッチ情報受取り手段により受け取られたパッチ情
報をＲＡＭに格納するパッチ情報格納手段と、 前記パッチ情報受取り手段により受け取られたパッチ情
報中のパッチアドレスとＲＯＭアクセスアドレスとを比
較し一致を検出した場合に割込みを発生する比較手段と
、 この比較手段により発生された割込みに基づき割込みア
ドレスと一致するパッチアドレスに対応するパッチデー
タが格納されているＲＡＭ内の格納エリアへのジャンプ
を行う割込み処理手段と、を有することを特徴とするマ
イクロプログラムのパッチ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116017A JPH01286028A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116017A JPH01286028A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286028A true JPH01286028A (ja) | 1989-11-17 |
Family
ID=14676740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116017A Pending JPH01286028A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
| DE10131980A1 (de) * | 2001-07-02 | 2003-01-23 | Brose Fahrzeugteile | Programmablauf einer in einem Festspeicher einer Recheneinheit fest verdrahteten Programmroutine und eine Recheneinheit, insbesondere ein Mikrocontroller |
-
1988
- 1988-05-13 JP JP63116017A patent/JPH01286028A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
| DE10131980A1 (de) * | 2001-07-02 | 2003-01-23 | Brose Fahrzeugteile | Programmablauf einer in einem Festspeicher einer Recheneinheit fest verdrahteten Programmroutine und eine Recheneinheit, insbesondere ein Mikrocontroller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| KR920006826A (ko) | 프로그램 가능 컨트롤러 및 그 제조방법 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH01286028A (ja) | マイクロプログラムのパッチ方式 | |
| US6026504A (en) | Multiprocessor system and method for error tracking | |
| JPS6031643A (ja) | 状態履歴記憶回路 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPS59111538A (ja) | マイクロプログラム制御装置 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JP2817267B2 (ja) | ブレークアドレス検出装置 | |
| JPH05189255A (ja) | プログラム暴走検知方法 | |
| JPH05189393A (ja) | リセット処理回路 | |
| JPH0540637A (ja) | 基本入出力システムのロード方式 | |
| JP2513328B2 (ja) | ダンプ出力方式 | |
| KR100497377B1 (ko) | 영상의 동기 신호 검출 방법 및 장치 | |
| JPH04235647A (ja) | Ｒａｍカードのメモリ容量検出装置 | |
| JPH08328900A (ja) | エミュレータ | |
| JPH03166689A (ja) | プログラムチェック方法 | |
| JPS63255751A (ja) | メインメモリ容量自動検出装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH11328044A (ja) | 連想メモリ監視方法及び装置 | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPH06230987A (ja) | 情報処理装置 | |
| JPS6269329A (ja) | メモリ破壊位置検出方式 | |
| JPH03119436A (ja) | マイクロ命令アドレストレーサ |