KR100497377B1 - 영상의 동기 신호 검출 방법 및 장치 - Google Patents

영상의 동기 신호 검출 방법 및 장치 Download PDF

Info

Publication number
KR100497377B1
KR100497377B1 KR10-2002-0085441A KR20020085441A KR100497377B1 KR 100497377 B1 KR100497377 B1 KR 100497377B1 KR 20020085441 A KR20020085441 A KR 20020085441A KR 100497377 B1 KR100497377 B1 KR 100497377B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
microprocessor
interrupt
signal
flag
Prior art date
Application number
KR10-2002-0085441A
Other languages
English (en)
Other versions
KR20040058923A (ko
Inventor
곽한탁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0085441A priority Critical patent/KR100497377B1/ko
Publication of KR20040058923A publication Critical patent/KR20040058923A/ko
Application granted granted Critical
Publication of KR100497377B1 publication Critical patent/KR100497377B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 마이크로 프로세서를 이용한 동기 신호 검출 시, 스택의 사용을 배제하고, 인터럽트 발생 시기를 제한함으로써, 마이크로 프로세서의 인터럽트 처리 사이클을 줄일 수 있는 동기 신호 검출 방법 및 장치이다.
본 발명에 따른 방법은, 마이크로 프로세서의 동작 상태가 동기 신호 수신 대기 상태인지를 판단한다. 그 다음, 본 발명에 따른 방법은, 동작 상태가 상기 동기 신호 수신 대기 상태이면, 마이크로 프로세서내에서 동기 신호에 대한 인터럽트가 발생 가능하도록 마이크로 프로세서의 동작 조건을 설정한다. 그리고, 동기 신호에 대한 인터럽트가 발생되면, 동기 신호에 대한 인터럽트 발생이 차단되도록 마이크로프로세서의 동작 조건을 설정한다.
따라서, 마이크로 프로세서의 동작 사이클을 최소화하여 마이크로 프로세서의 운영 효율을 향상시킬 수 있고, 동기 신호 인터럽트로 인하여 마이크로 프로세서의 동작이 불안정하게 되는 것을 방지할 수 있다.

Description

영상의 동기 신호 검출 방법 및 장치{Method for detecting synchronizing signal of image and apparatus thereof}
본 발명은 영상의 동기 신호를 검출하는 방법 및 장치에 관한 것으로, 특히, 영상 처리 시스템에 구비되어 있는 마이크로 프로세서를 이용하여 수신되는 영상의 동기 신호를 검출할 수 있는 방법 및 장치에 관한 것이다.
일반적으로 영상 처리 시스템에 구비되어 있는 마이크로 프로세서는 수신되는 영상의 동기 신호를 검출할 때, 인터럽트 메커니즘을 이용한다. 즉, 수신되는 영상의 동기신호는 마이크로 프로세서의 인터럽트 단자로 입력된다. 이에 따라 마이크로 프로세서는 동기 신호와 관련된 사용자 프로그램(user program)을 수행하고 있을 때, 동기 신호 입력에 따른 인터럽트가 발생되면, 인터럽트 핸들러(interrupt handler)로 점프하게 된다. 이 때, 마이크로 프로세서는 상기 인터럽트 핸들러에 의한 동작 수행 후, 중단되었던 상기 동기 신호와 관련된 사용자 프로그램으로 리턴하기 위하여 상기 동기 신호에 의한 인터럽트 발생 시, 운영 중이던 상기 사용자 프로그램에 관련된 레지스터들의 값을 스택(stack)에 저장한다.
그러나, 마이크로 프로세서는 동기신호에 의한 인터럽트 발생으로 스택에 레지스터의 값들을 저장하고, 저장된 값을 복원하여 중단되었던 사용자 프로그램을 다시 운영하는데 많은 동작 사이클이 소요되고 있다.
또한, 마이크로 프로세서는 현재 운영 상태를 고려하지 않고, 동기 신호가 수신될 때마다 인터럽트가 발생된 것으로 인식하여 동작되므로 마이크로 프로세서의 동작이 불안정해지는 요인이 될 수 있다. 예를 들어, 인터럽트 발생으로 현재 운영중이던 사용자 프로그램에 관련된 레지스터들의 값을 스택에 저장시킬 때, 저장 대상이 되는 레지스터들 선정에 오류가 발생되면, 인터럽트 처리 루틴이 완료된 후, 운영중이었던 사용자 프로그램으로 리턴 되지 못하고, 영상 처리 시스템이 다운되는 현상이 발생될 수 있다. 상기 사용자 프로그램은 동기 신호 관련 프로그램이다.
또한, 상기 스택이 마이크로 프로세서의 외부 메모리에 설정되므로, 스택을 위한 메모리 용량을 확보하여야 한다.
본 발명은 상술한 문제를 해결하기 위해 제안한 것으로, 영상 처리 시스템에서 마이크로 프로세서를 이용한 동기 신호 검출 시, 마이크로 프로세서의 사이클을 효율적으로 운영할 수 있는 동기신호 검출 방법 및 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 마이크로 프로세서를 이용한 동기 신호 검출 시, 스택의 사용을 배제함으로써, 마이크로 프로세서의 인터럽트 처리 사이클을 줄일 수 있는 동기 신호 검출 방법 및 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 수신되는 동기신호에 의한 인터럽트 발생 시기를 제한함으로써, 마이크로 프로세서의 동작 안정화를 도모할 수 있는 동기신호 검출 방법 및 장치를 제공하는데 있다.
상기 목적들을 달성하기 위하여 본 발명의 바람직한 실시 예에 따른 마이크로 프로세서를 이용한 영상의 동기 신호 검출 방법에 있어서, 상기 마이크로 프로세서의 동작 상태가 동기 신호 수신 대기 상태인지를 판단하는 단계; 상기 동작 상태가 상기 동기 신호 수신 대기 상태이면, 상기 마이크로 프로세서내에서 상기 동기 신호에 대한 인터럽트가 발생 가능하도록 상기 마이크로 프로세서의 동작 조건을 설정하는 단계; 상기 동기 신호에 대한 인터럽트가 발생되면, 상기 동기 신호에 대한 인터럽트 발생이 차단되도록 상기 마이크로프로세서의 동작 조건을 설정하는 단계를 포함하는 것이 바람직하다.
상기 동작 상태가 동기신호 수신 대기 상태일 때 상기 동작 조건 설정 단계는 상기 동기 신호에 대한 인터럽트를 인에이블 시키는 것을 특징으로 하고, 상기 동기 신호가 수신되어 상기 인터럽트가 발생된 후, 상기 동작 조건 설정단계는 동기 신호에 대한 인터럽트를 디스에이블 시키고, 동기 신호 플래그를 설정하는 것이 바람직하다.
상기 영상의 동기 신호 검출 방법은, 상기 마이크로 프로세서의 동작 상태가 동기 신호 관련 프로그램 수행 시작 이면, 상기 동기 신호 플래그를 참조하여 프로그램을 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 동기 신호 관련 프로그램 수행 단계는 상기 동기 신호 플래그를 설정 여부를 체크한 뒤, 상기 동기 신호 플래그가 설정된 경우에 상기 동기 신호 플래그를 클리어하는 것이 바람직하다.
상기 목적들을 달성하기 위하여 본 발명의 바람직한 실시 예에 따른 영상의 동기 신호 검출 장치에 있어서, 수신되는 영상신호에서 동기신호를 검출하는 동기신호 검출부; 동작 상태가 동기 신호에 대한 수신 대기 상태이면, 상기 동기신호에 대한 인터럽트를 인에이블 시키고, 상기 동기 신호의 인터럽트 발생을 모니터링하고, 상기 동기신호의 인터럽트가 발생되면, 상기 동기 신호에 대한 인터럽트를 디스에이블 시키고 동기 신호 플래그를 설정하는 마이크로 프로세서를 포함하는 것이 바람직하다.
상기 마이크로프로세서는 동작 상태가 동기 신호 관련 프로그램 수행 시작이면, 상기 동기 신호 플래그를 참조하여 프로그램을 수행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 영상 동기신호 검출 장치의 블록 도이다. 도 1을 참조하면, 본 발명에 따른 영상 동기신호 검출 장치는 동기신호 검출부(101), 마이크로 프로세서(102) 및 제 1 내지 제 n 기능부(103_1∼103_n)로 구성된다.
동기신호 검출부(101)는 수신되는 영상신호에 포함되어 있는 동기 신호를 검출한다. 동기신호 검출부(101)는 기존의 영상 처리 시스템에 구비되어 있는 동기신호 검출회로와 동일하게 구성된다. 상기 동기신호는 수직 동기 신호와 수평 동기 신호이다. 검출된 동기신호는 마이크로 프로세서(102)의 인터럽트 입력단으로 전송된다. 상기 인터럽트 입력단자(terminal)는 동기신호를 수신할 수 있는 단자(terminal)이다.
마이크로 프로세서(102)는 현재 운영 상태가 동기신호에 대한 대기상태(standby state)가 아니면, 상기 인터럽트 입력단자를 통해 수신되는 동기 신호에 대한 인터럽트를 디스에이블(disable)시킨다. 이와 같이 인터럽트가 디스에이블 되면, 상기 인터럽트 입력단으로 상기 동기신호가 전송되어도 마이크로 프로세서(102)는 상기 동기신호를 수신하지 않는다. 이에 따라 마이크로 프로세서(102)에서는 전송된 동기신호에 대한 인터럽트는 발생되지 않는다.
그러나, 현재의 운영 상태가 동기신호에 대한 대기 상태이면, 마이크로 프로세서(102)는 상기 동기 신호에 대한 인터럽트를 인에이블시킨다. 이와 같이 동기 신호에 대한 인터럽트가 인에이블 되면, 마이크로 프로세서(102)는 동기 신호 인터럽트 발생을 모니터링한다. 즉, 상기 인터럽트 입력단자를 통해 동기 신호가 수신되는 지를 모니터링한다.
상기 동기 신호 인터럽트가 발생된 것으로 판단되면, 마이크로 프로세서(102)는 동기 신호에 대한 인터럽트를 디스에이블 시키고, 동기 신호 플래그를 설정한다. 상기 동기 신호 플래그는 마이크로 프로세서(102)내에 구비되어 있는 레지스터를 이용하여 설정된다. 또한, 상기 동기 신호 플래그는 동기신호가 발생된 것을 표시하기 위한 것이다.
이와 같이 동기 신호 플래그가 설정된 상태에서 마이크로 프로세서(102)에 로딩되어 있는 동기 신호 관련 프로그램이 수행되기 시작하면, 상기 동기신호 플래그 설정 여부를 체크한다. 체크결과, 동기신호 플래그가 설정되어 있으면, 마이크로 프로세서(102)는 설정되어 있는 동기신호 플래그 정보를 참조하여 프로그램을 수행한다. 그러나, 동기신호 플래그가 설정되어 있지 않으면, 마이크로 프로세서(102)는 동기신호 인터럽트가 발생되지 않는 조건을 토대로 프로그램을 수행한다.
상기 대기 상태 및 동기 신호 관련 프로그램 수행 시작은 외부로부터 입력되는 명령에 따라 설정될 수 있다. 상기 명령은 사용자 명령일 수 있다.
상기 프로그램을 수행할 때, 마이크로 프로세서(102)는 제 1 내지 제 n 기능부(103_1∼103_n)를 제어하기 위한 신호를 출력할 수 있다. 제 1 내지 제 n 기능부(103_1∼103_n)는 상기 동기 신호 검출부(101)와 마이크로 프로세서(102)를 제외한 영상 처리 시스템에 구비되어 있는 기능 블록들이다.
한편, 마이크로 프로세서(102)는 동기 신호에 대한 인터럽트에 대해 인에이블된 상태에서 동기 관련 프로그램의 수행이 시작되면, 상기 동기 신호에 대한 인터럽트를 인위적으로 디스에이블시킨다.
도 2는 본 발명의 바람직한 실시 예에 따른 영상의 동기신호 검출 방법의 동작 흐름 도이다.
제 201 단계에서 마이크로 프로세서(102)는 현재 동작 상태가 동기신호 대기 상태로 판단되면, 제 202 단계에서 동기신호 인터럽트를 인에이블시킨다. 제 203 단계에서 동기신호 인터럽트 발생여부를 모니터링 한다. 제 203 단계에서 동기신호 인터럽트가 발생된 것으로 판단되면, 마이크로 프로세서(102)는 제 204 단계에서 동기신호에 대한 인터럽트를 디스에이블 시킨다.
제 205 단계에서 마이크로 프로세서(102)는 동기 신호 플래그를 설정한다. 상기 동기신호 플래그는 마이크로 프로세서(102)내에 구비되어 있는 레지스터를 이용한다. 상기 동기신호 플래그는 동기 신호가 발생된 것을 표시하기 위한 것이다.
제 206 단계에서 마이크로 프로세서(102)는 동기신호 관련 프로그램 수행이 시작되지 않은 것으로 판단되면, 제 207 단계에서 다른 프로그램이 수행을 시작하였는지를 체크한다. 제 207 단계에서 다른 프로그램 수행이 시작되면, 제 208 단계에서 해당 프로그램 수행 루틴으로 진행된다. 상기 다른 프로그램은 마이크로 프로세서(102)에 로딩되어 있는 프로그램중에서 동기신호 관련 프로그램을 제외한 임의의 프로그램이다.
제 206 단계에서 동기신호 관련 프로그램 수행이 시작된 것으로 판단되면, 제 209 단계에서 마이크로 프로세서(102)는 동기신호 플래그가 설정되었는지를 체크한다. 제 209 단계에서 동기신호 플래그가 설정된 것으로 판단되면, 마이크로 프로세서(102)는 제 210 단계에서 동기신호 플래그를 클리어한다. 제 211 단계에서 플래그 정보를 참조하여 프로그램을 수행한다. 상기 동기 신호 플래그를 클리어하는 것은 다음에 수신되는 동기 신호에 따른 인터럽트 발생시 인터럽트 발생 상태를 나타내기 위한 것이다.
한편, 제 209 단계에서 동기신호 플래그가 설정되지 않은 것으로 판단되면, 제 211 단계로 진행되어 동기신호 플래그가 설정되지 않은 플래그에 관련된 정보를 참조하여 프로그램을 수행한다. 즉, 동기신호 플래그가 설정되지 않은 조건을 토대로 동기신호 관련 프로그램을 수행한다. 동기신호 관련 프로그램 수행이 완료되면, 제 201 단계로 리턴된다.
상술한 본 발명에 의하면, 동기 신호에 대한 인터럽트가 발생되었을 때, 인터럽트를 디스에이블 시키고 동기신호 플래그를 설정하는 방식으로 처리함으로써, 동기 신호에 대한 인터럽트 처리에 대한 마이크로 프로세서의 동작 사이클을 최소화하여 마이크로 프로세서의 운영 효율을 향상시킬 수 있다.
또한, 동기신호에 대한 인터럽트 발생 시기를 동기 신호에 대한 대기상태 설정 시기로 제한함으로써, 동기 신호에 대한 인터럽트 발생으로 인하여 마이크로 프로세서의 동작이 불안정하게 되는 것을 방지할 수 있고, 동기 신호에 대한 인터럽트 처리로 인한 메모리 용량을 확보할 필요가 없다.
본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. 따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술하는 청구범위로 정해질 것이다.
도 1은 본 발명에 따른 영상의 동기 신호 검출 장치의 기능 블록 도이다.
도 2는 본 발명의 바람직한 실시 예에 따른 동기 신호 검출 방법의 동작 흐름도이다.

Claims (6)

  1. 마이크로 프로세서를 이용한 영상의 동기 신호 검출 방법에 있어서,
    상기 마이크로 프로세서의 동작 상태가 동기 신호 수신 대기 상태인지를 판단하는 단계;
    상기 동작 상태가 상기 동기 신호 수신 대기 상태이면, 상기 마이크로 프로세서내에서 상기 동기 신호에 대한 인터럽트가 발생 가능하도록 상기 동기 신호에 대한 인터럽트를 인에이블시키는 단계;
    상기 동기 신호에 대한 인터럽트가 발생되면, 상기 마이크로 프로세서내에서 상기 동기 신호에 대한 인터럽트 발생이 차단되도록 상기 동기 신호에 대한 인터럽트를 디스에이블시키는 단계;
    상기 동기 신호에 대한 인터럽트가 디스에이블되면, 상기 동기 신호가 발생된 것을 표시하도록 상기 마이크로 프로세서의 동기신호 플래그를 설정하는 단계; 및
    상기 마이크로 프로세서의 동작 상태가 동기 신호 관련 프로그램 수행 시작 이면, 상기 동기 신호 플래그를 참조하여 프로그램을 수행하는 단계를 포함하는 영상의 동기 신호 검출 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 동기 신호 관련 프로그램 수행 단계는 상기 동기 신호 플래그 설정 여부를 체크한 뒤, 상기 동기 신호 플래그가 설정된 경우에 상기 동기 신호 플래그를 클리어하는 것을 특징으로 하는 영상의 동기 신호 검출 방법.
  5. 영상의 동기 신호 검출 장치에 있어서,
    수신되는 영상신호에서 동기신호를 검출하는 동기신호 검출부; 및
    동작 상태가 동기 신호에 대한 수신 대기 상태이면, 상기 동기신호에 대한 인터럽트를 인에이블 시키고, 상기 동기 신호의 인터럽트 발생을 모니터링하고, 상기 동기신호의 인터럽트가 발생되면, 상기 동기 신호에 대한 인터럽트를 디스에이블 시키고 동기 신호 플래그를 설정하는 마이크로 프로세서를 포함하고,
    상기 마이크로프로세서는 동작 상태가 동기 신호 관련 프로그램 수행 시작이면, 상기 동기 신호 플래그를 참조하여 프로그램을 수행하는 것을 특징으로 하는 영상의 동기 신호 검출 장치.
  6. 삭제
KR10-2002-0085441A 2002-12-27 2002-12-27 영상의 동기 신호 검출 방법 및 장치 KR100497377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085441A KR100497377B1 (ko) 2002-12-27 2002-12-27 영상의 동기 신호 검출 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085441A KR100497377B1 (ko) 2002-12-27 2002-12-27 영상의 동기 신호 검출 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040058923A KR20040058923A (ko) 2004-07-05
KR100497377B1 true KR100497377B1 (ko) 2005-06-28

Family

ID=37350982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085441A KR100497377B1 (ko) 2002-12-27 2002-12-27 영상의 동기 신호 검출 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100497377B1 (ko)

Also Published As

Publication number Publication date
KR20040058923A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6934886B2 (en) Debugging apparatus and method
KR100252250B1 (ko) 시스템복구장치
US4839895A (en) Early failure detection system for multiprocessor system
KR100497377B1 (ko) 영상의 동기 신호 검출 방법 및 장치
JPH03175537A (ja) デバッグ用マイクロプロセッサのエラー制御装置
US6026504A (en) Multiprocessor system and method for error tracking
US20080005389A1 (en) Direct memory access controller
US6868510B1 (en) Terminal with corrective maintenance in accordance with selected mode
CN109189562B (zh) 控制进程运行的方法和装置
JPH10111737A (ja) リセット装置
JP2508305B2 (ja) 初期値決定装置
JP2000076081A (ja) タスクマネージャー及びプログラム記録媒体
JP4983806B2 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2006178688A (ja) 多重化装置及びレガシーデバイス多重化方法
JP2879480B2 (ja) 冗長計算機システムの同期外れ時の切替方式
EP0112672B1 (en) System for processing machine check interruption
JPH0764822A (ja) マイクロコンピュータ
JP3231505B2 (ja) Mpuエミュレータ装置
JP2734382B2 (ja) インサーキットエミュレータおよびそのデバッグ方法
JP2006099654A (ja) 半導体回路装置
JPH01286028A (ja) マイクロプログラムのパッチ方式
JPH0887431A (ja) 中央処理装置の異常検出装置
JP2004171040A (ja) タイマ回路
JPH03148731A (ja) シングルチップマイクロコンピュータ
JPH03204739A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee