JPH10111737A

JPH10111737A - リセット装置

Info

Publication number: JPH10111737A
Application number: JP8268090A
Authority: JP
Inventors: Hiroshi Sunanagare; 博志砂流
Original assignee: NEC Home Electronics Ltd; Nippon Electric Co Ltd
Current assignee: NEC Home Electronics Ltd; NEC Corp
Priority date: 1996-10-09
Filing date: 1996-10-09
Publication date: 1998-04-28

Abstract

(57)【要約】【課題】異なる電源を有するＣＰＵＡ及びＣＰＵＢが
存在し、かつＣＰＵＡの電源がＣＰＵＢより早くオンす
るシステムにおいて、ノイズに強く安価なリセット回路
を提供する。【解決手段】異なる電源を有するＣＰＵＡ２及びＣＰ
ＵＢ７が存在し、かつＣＰＵＡ２の電源Ａ１がＣＰＵＢ
７の電源Ｂ６より早くオンするシステムの場合に、ＣＰ
ＵＡ２がＣＰＵＢ７の電源電圧を監視することによりＣ
ＰＵＡ２がＣＰＵＢ７に対してリセット出力端子９より
ＣＰＵＢのリセット入力端子Ｂ１２にリセット信号を出
力する。このＣＰＵＢ７の電源監視の場合に、ＣＰＵＡ
２がＣＰＵＢ７の電源電圧を時間管理も併せて行うこと
によりノイズ等でＣＰＵＢ７の電源電圧が僅かに下がっ
た場合はＣＰＵＢ７に対してリセット信号を出力しない
が、ＣＰＵＢ７の電源電圧が長時間下がった場合には、
リセット信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リセット装置に関
し、特に、複数のセントラルプロセッシングユニット
（以下では、ＣＰＵと称す）がそれぞれ異なる電源系統
により動作するリセット装置であって、一方のＣＰＵが
他方のＣＰＵの電源を監視することによって、一方のＣ
ＰＵより他方のＣＰＵに対してリセット信号を出力する
リセット装置に関する。

【０００２】

【従来の技術】従来の、異なる電源系統により動作する
ＣＰＵＡ及びＣＰＵＢが存在し、かつＣＰＵＡの電源が
ＣＰＵＢの電源より早くオンするシステムの一例とし
て、例えば、ＢＳチューナを内蔵したテレビ受信機にお
いては、テレビ受信機のマスターＣＰＵである選局ＣＰ
ＵとスレーブＣＰＵであるＢＳ関連制御専用ＢＳＣＰＵ
との複数のＣＰＵを持っているものが存在する。選局Ｃ
ＰＵはテレビチューナ制御、ＴＶ／ＢＳ／ビデオなどの
入力切り換え、オンスクリーン表示、テレビ関連音声ミ
ュートなどを処理する。ＢＳ関連制御専用ＢＳＣＰＵ
は、ＢＳチューナ制御、ＴＶ／独立音声／音声多重判別
などのＢＳ音声制御、ＢＳＴＶ出力制御などを処理す
る。このように、二つのＣＰＵは役割を分担しており、
かつ異なる電源系統によりそれぞれ動作する。

【０００３】ＢＳチューナ内蔵テレビ受信機（以下で
は、ＢＳ内蔵ＴＶと呼ぶ）では、ブラウン管は電源オフ
していてもＢＳ内蔵ＴＶをＢＳチューナとして使用し、
接続されたビデオでこのＢＳチューナが出力するＢＳ映
像を録画することが行われる。この時のＢＳ内蔵ＴＶの
状態をＢＳスタンバイと呼ぶ。この状態では、選局ＣＰ
Ｕ及びＢＳＣＰＵの電源はオンしており、ブラウン管用
電源はオフしている。

【０００４】また、リモコンの電源キーでＢＳ内蔵ＴＶ
の電源をオフさせた場合には、ブラウン管もＢＳチュー
ナも電源オフする。この時のＢＳ内蔵ＴＶの状態をスタ
ンバイと呼ぶ。この状態では、選局ＣＰＵの電源はオン
しており、ＢＳＣＰＵの電源はオフしており、ブラウン
管用電源はオフしている。このスタンバイ時には、ＢＳ
部の電源をオフしているので、これによりスタンバイ時
でのＢＳＣＰＵ部分での消費電力を低減することができ
るのである。

【０００５】１つのＣＰＵで、選局ＣＰＵの仕事とＢＳ
ＣＰＵの仕事をさせる場合は、必然的にＣＰＵのランク
（ＲＯＭ容量、端子数、消費電力）の大きいものを使用
しなければならず、上述したスタンバイ時には、１つの
ＣＰＵで構成したほうが方が消費電力が大きくなる。こ
のような理由により、ＢＳ内蔵ＴＶでは、テレビ受信機
のマスターＣＰＵである選局ＣＰＵとスレーブＣＰＵで
あるＢＳ関連制御専用ＢＳＣＰＵとの複数のＣＰＵを持
っている。

【０００６】ところで、ＣＰＵを動作させる電源オン時
にはＣＰＵのプログラムカウンタが不定になるため、ど
こからプログラムがスタートするか不安定になり、結果
的にＣＰＵとしての正常な動作が得られない。このよう
な問題を解決するために、通常はＣＰＵの電源がオンし
てから一定時間後にＣＰＵのリセットを行っている。具
体的には、ＣＰＵのリセット動作により、ＣＰＵ内部の
プログラムカウンタを初期化して、プログラムを最初か
らスタートさせるようにする。

【０００７】また、ＣＰＵの通常動作時においてＣＰＵ
の電源がＣＰＵの動作保証電圧より低下した場合には、
ＣＰＵ内部のメモリに保持された内容が破壊されるおそ
れがあり、この状態でＣＰＵを動作させても正常な動作
をさせることが困難になる。よって、通常動作時の電源
電圧の低下が起きた場合にも、一時的にＣＰＵのリセッ
トを行うことにより電源電圧低下後のＣＰＵの動作を安
定化させている。

【０００８】初めに、このような、異なる電源系統によ
り動作するＣＰＵＡ及びＣＰＵＢが存在し、かつＣＰＵ
Ａの電源がＣＰＵＢの電源より早くオンするシステムの
従来のリセット装置について、図面を参照しながら説明
する。

【０００９】図５は従来のリセット装置の回路構成図で
あり、図６はこのリセット装置の動作を説明するための
タイミング図である。

【００１０】従来のリセット装置は、ＣＰＵＡ２０２、
ＣＰＵＡ２０２に電源を供給する電源Ａ２０１、ＣＰＵ
Ａ２０２のリセット回路２０５、ＣＰＵＡ２０２のリセ
ット入力端子２１３へ与えるリセット信号の充電時定数
をコンデンサＣＡ２０４と共に決めるための抵抗ＲＡ２
０３、ＣＰＵＢ２０７、ＣＰＵＢ２０７に電源を供給す
る電源Ｂ２０６、ＣＰＵＢ２０７のリセット回路２１
０、ＣＰＵＢ２０７のリセット入力端子２１４へ与える
リセット信号の充電時定数をコンデンサＣＢ２０９と共
に決めるための抵抗ＲＢ２０８を備えている。ここで、
ＣＰＵＡ２０２は、ＣＰＵＡ２０２がリモコン受信処理
を行っていないことを知らせる出力端子Ａ２１１をさら
に備えており、ＣＰＵＢ２０７は、ＣＰＵＡ２０２がリ
モコン受信処理を行っていないことを知らせてもらう入
力端子Ｂ２１２を備えている。リモコン信号受信回路２
１６は、ＣＰＵＡ２０２のリモコン信号入力端子２１５
に接続されている。

【００１１】この従来のリセット装置は、ＣＰＵＡ２０
２及びＣＰＵＢ２０７に対してリセット回路２０５及び
リセット回路２１０をそれぞれ設けている。ＣＰＵＡ２
０２のリセット回路２０５は、電源Ａ２０１の電源監視
を行うものであり、その内部にはコンパレータと基準電
圧を内蔵している。図６の電源Ａ２０１の電圧が基準電
圧より高くなった時に、リセット回路２０５は出力がハ
イレベルになり、ＲＡ２０３×ＣＡ２０４により決まる
時定数の期間ｇだけ遅れてリセット信号を出力する。よ
って、ＣＰＵＡ２０２の電源オン時、電源オフ時にＣＰ
ＵＡ２０２のリセット入力端子Ａ２１３に対してリセッ
ト信号を出力し、これによってＣＰＵＡ２０２を初期化
する。ＣＰＵＡ２０２は、電源Ａ２０１がオンし、リセ
ット回路２０５によりリセット信号が入力されて初期化
が行われ、以降リモコン信号入力端子２１５にリモコン
信号受信回路２１６から入力されるリモコン信号処理な
どの通常動作を行う。

【００１２】ＣＰＵＢについても、そのリセット動作は
同様であり、ＣＰＵＢ２０７のリセット回路２１０は、
電源Ｂ２０６の電源監視を行うものであり、その内部に
はコンパレータと基準電圧を内蔵している。図６の電源
Ｂ２０６の電圧が基準電圧より高くなった時、出力がハ
イレベルになりＲＢ２０８及びＣＢ２０９により決まる
時定数の時間ｈだけ遅れてリセット信号を出力する。よ
って、ＣＰＵＢ２０７の電源オン時、電源オフ時にＣＰ
ＵＢ２０７のリセット入力端子Ｂ２１４に対してリセッ
ト信号を出力することによってＣＰＵＢ２０７を初期化
する。ＣＰＵＢ２０２は、電源Ｂ２０６がオンし、リセ
ット回路２１０によりリセット信号が入力されて初期化
が行われ、以降リモコン信号受信処理動作を完了したこ
とを知らせてもらう入力端子Ａ２１２から読み込み動作
などの通常動作を行う。

【００１３】次に、このような従来のリセット装置全体
の動作タイミングを、図６を用いて説明する。

【００１４】図６の期間ｅは、電源Ｂ２０６が長時間
（数十ｍｓ以上）オフした場合、期間ｆは、外部から混
入する静電気のようなノイズ等により電源Ｂ２０６が一
瞬動作保証電圧より下がった（数ｍｓ以下）場合、期間
ｇは、ＲＡ２０３×ＣＡ２０４で決定されるＣＰＵＡの
リセット期間、期間ｈは、ＲＢ２０８×ＣＢ２０９で決
定されるＣＰＵＢ２０７のリセット期間である。

【００１５】まず最初に、電源Ａ２０１がオンし、この
オンからＣＰＵＡ２０２のリセット回路２０５及びＲＡ
２０３×ＣＡ２０４によって決定される時定数の時間ｇ
だけ遅れてリセット回路２０５よりリセット信号が出力
され、このリセット信号がＣＰＵＡ２０２のリセット入
力端子Ａ２１３に入力される。ＣＰＵＡ２０２は、初期
化処理の後、入力されるリモコン信号処理などの通常動
作を開始する。

【００１６】その後、電源Ｂ２０６がオンし、このオン
からＣＰＵＢ２０７のリセット回路２１０及びＲＢ２０
８×ＣＢ２０９によって決定される時定数の時間ｈだけ
遅れてリセット回路２１０よりリセット信号が出力さ
れ、ＣＰＵＡ２０７のリセット入力端子Ｂ２１４にリセ
ット信号が入力される。ＣＰＵＢ２０７は、初期化処理
の後、リモコン信号受信処理動作を完了したことを知ら
せてもらう読み込み動作などの通常動作を開始する。

【００１７】次に、ＣＰＵＢ２０７がこのような通常動
作を行っているときに、リセット回路２１０のコンパレ
ータ電圧つまり電源Ｂ２０６が基準電圧より低くなった
場合には、期間ｅのように長時間（数十ｍｓ以上）電源
オフしたときでも、また期間ｆのように電源Ｂ２０６の
電源電圧がノイズ等が原因で僅かに落ちたときでも、電
源Ｂ２０６が電源オフしたと判断してリセット回路２１
０はリセット信号の出力を行う。これにより、ＣＰＵＢ
２０７はリセットされ、期間ｅや期間ｆには動作停止状
態になる。このようにＣＰＵＢ２０７のリセットを行う
ことにより、電源電圧低下後のＣＰＵＢ２０７の動作を
安定化させることができるのである。

【００１８】

【発明が解決しようとする課題】しかしながら、従来の
リセット装置は、次のような問題があった。

【００１９】従来のリセット装置では、第１点として、
ＣＰＵ毎にリセット回路２０５、２１０があり、高価な
リセット装置となっていたという問題があった。

【００２０】また、従来のリセット装置では、通常動作
を行っているときに、リセット回路２１０のコンパレー
タ電圧つまり電源Ｂ２０６が基準電圧より低くなった場
合には、期間ｅのように長時間（数十ｍｓ以上）電源オ
フしたときでも、また期間ｆのように電源Ｂ２０６の電
源電圧がノイズ等が原因で僅かに落ちたときでも、電源
Ｂ２０６が電源オフしたと判断してリセット回路２１０
はリセット信号の出力を行う。これにより、ＣＰＵＢ２
０７はリセットされ、期間ｅや期間ｆには動作停止状態
になる。しかしながら、この期間ｅや期間ｆにおいて
も、ＣＰＵＡ２０２は通常動作を行っており、ＣＰＵＡ
２０２の出力端子Ａ２１１からは図６のようにハイレベ
ルの信号が出力され続け、ＣＰＵＢ２０７は動作停止し
ているにもかかわらず、その入力端子Ｂ２１２には端子
電圧が印加された状態のままとなる。

【００２１】最近のＣＰＵは、ＣＰＵの電源電圧が動作
保証電圧より短時間（数ｍｓ以下）下がった場合でも、
ＣＰＵの動作保証電圧の実力値は動作保証電圧よりも低
いため、正常に動作する場合がある。よって、ＣＰＵの
電源電圧が外部より混入する静電気のようなノイズなど
により動作保証電圧より短時間（数ｍｓ以下）下がった
場合でも、ＣＰＵは正常に動作する場合が多い。

【００２２】しかしながら、従来のリセット装置では、
複数のＣＰＵごとにリセット回路２０５、２１０があ
り、ＣＰＵＢ２０７の電源Ｂ２０６の電源電圧が動作保
証電圧より一瞬でも下がった期間には、リセット回路２
１０によりＣＰＵＢ２０７はリセット状態となり、動作
停止状態となっていた。また、ＣＰＵＡ２０２はＣＰＵ
Ｂ２０７が電源オンしているか電源オフしているか知り
得なかった。具体的に、上述したＢＳ内蔵ＴＶの場合を
例にとって説明すると、ＢＳＣＰＵが動作停止状態であ
ることを選局ＣＰＵは知らないが、この状態でもテレビ
受信機としては動作していることになる。

【００２３】このため、第２点として、電源が早くオン
するＣＰＵは、他方のＣＰＵの電源状態（電源オン／オ
フ）を検知する手段がないため、他方のＣＰＵが動作停
止状態であるにもかかわらず一方からのＣＰＵの出力に
より他方のＣＰＵに印加電圧を加え続けてしまい他方の
ＣＰＵを破壊する恐れがあるという問題があった。

【００２４】さらに、第３点として、ＣＰＵＢの電源電
圧が外部から混入する静電気のようなノイズなどにより
一瞬でも動作保証電圧より下がった期間は、ＣＰＵＢが
リセット状態となるため動作停止状態になっていた。こ
のため、従来のリセット装置では、システム的に不安定
であるという問題があった。

【００２５】したがって、本発明の目的は、一方のＣＰ
Ｕの電源が早くオンする異なる電源を有する複数のＣＰ
Ｕが存在する場合、安価でかつシステム的に安定性の高
いリセット装置を提供することにある。

【００２６】

【課題を解決するための手段】本発明のリセット装置
は、第１の電源のオンにより動作する第１のＣＰＵであ
って、リセット入力端子、電源監視Ａ／Ｄ入力端子、リ
セット出力端子を有する第１のＣＰＵと、上記第１の電
源より遅れてオンする第２の電源のオンにより動作する
第２のＣＰＵであって、リセット入力端子を有する第２
のＣＰＵとを備えることを特徴としている。

【００２７】

【発明の実施の形態】次に、本発明の上記及びその他の
目的をより明瞭にするために、図面を参照しながら、本
発明の実施の形態について詳細に説明する。

【００２８】図１は本発明の一実施の形態のリセット装
置の回路構成図であり、図２は図１のリセット装置の動
作タイミング図であり、図３及び図４は図１のリセット
装置の動作を説明するためのフローチャートである。

【００２９】図１において、電源Ａ１は、電源Ｂ６より
必ず早くオンするものとする。電源Ａ１及び電源Ｂ６は
それぞれ異なる電源であり、例えば、それぞれ５Ｖ電源
とする。

【００３０】本実施の形態のリセット装置は、第１の電
源の一例としての電源Ａ１のオンにより動作する第１の
ＣＰＵの一例としてのＣＰＵＡ２であって、リセット入
力端子Ａ１３、電源監視Ａ／Ｄ入力端子８、リセット出
力端子９を有するＣＰＵＡ２と、第１の電源の一例とし
ての電源Ａ１より遅れてオンする第２の電源の一例とし
ての電源Ｂ６のオンにより動作する第２のＣＰＵの一例
としてのＣＰＵＢ７であって、リセット入力端子Ｂ１２
を有するＣＰＵＢ７とから、主に構成されている。ＣＰ
ＵＡ２及びＣＰＵＢ７には、それぞれワークメモリが内
蔵されている。ここで、ＢＳ内蔵ＴＶの場合を例に取る
と、ＣＰＵＡ２は、通常動作時には、ＴＶチューナ制
御、ＴＶ／ＢＳ／ビデオなどの入力切換制御、オンスク
リーン表示制御やＴＶ関連音声ミュート制御などを行う
選局ＣＰＵであり、ＣＰＵＢ７は、通常動作時には、Ｂ
Ｓチューナ制御、ＴＶ／独立音声、音声多重判別などの
ＢＳ音声制御やＢＳＴＶ出力制御などを行うＢＳ関連制
御専用ＢＳＣＰＵである。

【００３１】本実施の形態では、ＣＰＵＡ２は、電源監
視Ａ／Ｄ入力端子８により電源Ｂ６の電源電圧を監視し
て、そのリセット出力端子９からＣＰＵＢ７のリセット
入力端子Ｂ１２にリセット信号を出力してＣＰＵＢ７を
リセットする。

【００３２】さらに、ＣＰＵＡ２は、リモコン信号入力
端子１４及び出力端子Ａ１０をさらに備えている。リモ
コン信号入力端子１４には、信号がキャリアに載って送
られてリモコン信号からキャリア成分を取り除くリモコ
ン信号受信回路１５から“１”、“０”の信号が入力さ
れて、ＣＰＵＡ２はこの“１”、“０”の信号をデコー
ドするリモコン受信処理をする。出力端子Ａ１０から
は、ＣＰＵＢ７に対して、ＣＰＵＡ２がリモコン受信動
作を完了したことやリモコン受信処理を行っていないこ
とを知らせる出力信号が出される。さらに、ＣＰＵＢ７
は、入力端子Ｂ１１を備えており、ＣＰＵＡ２の出力端
子Ａ１０から出力される、ＣＰＵＡ２がリモコン受信動
作を完了したことやリモコン受信処理を行っていないこ
とを知らせる信号が入力される。

【００３３】さらに、本実施の形態では、ＣＰＵＡ２の
リセット入力端子Ａ１３にリセット信号を出力するリセ
ット回路５、このリセット信号の充電時定数をコンデン
サＣＡ４と共に決めるための抵抗ＲＡ３、及びこのリセ
ット信号の充電時定数を抵抗ＲＡ３と共に決めるための
コンデンサＣＡ４をさらに備えている。

【００３４】図２の期間ａは、電源Ｂ６が長時間（数１
０ｍｓ以上）オフした場合である。例えば、ＢＳ内蔵Ｔ
Ｖの場合では、リモコンによる電源オフ時にはＢＳ部は
動作させる必要がないので、電源Ｂ６をオフさせる。こ
のような時が長時間電源オフに相当する。期間ｂは、外
部より混入する静電気のようなノイズなどにより電源Ｂ
６の電圧が動作保証電圧より一瞬下がった（数ｍｓ以
下）場合である。期間ｃは、ＲＡ３×ＣＡ４で決定され
るＣＰＵＡ２のリセット期間であり、期間ｄは、ＣＰＵ
Ａ２が出力するＣＰＵＢ７のリセット期間である。この
リセット期間はＣＰＵに定義されており、ＣＰＵの電源
が立ち上がってから数μｓから数１０ｍｓ程度である。

【００３５】図１に示す本実施の形態のリセット装置
は、ＣＰＵＡ２のみに従来のリセット回路がある。ＣＰ
ＵＡ２の場合、従来と同様にリセット回路５が電源Ａ１
の電源監視を行い、ＣＰＵＡ２への電源オン時にＣＰＵ
Ａ２に対してＲＡ３×ＣＡ４で決まる時定数分の期間ｃ
だけ遅れてリセット信号を出力することによって、ＣＰ
ＵＡ２を初期化する。ＣＰＵＡ２は、電源Ａ１が正常に
オンし、リセット回路５によりリセット信号が入力され
た後、初期化が行われ、以降はリモコン信号入力端子１
４より入力されるリモコン信号処理などの通常動作を行
う。

【００３６】一方、ＣＰＵＢ７の場合には、ＣＰＵＡ２
がＣＰＵＢ７の電源である電源Ｂ６の電圧を電源監視Ａ
／Ｄ入力端子８へ入力し監視することにより行う。ＣＰ
ＵＡ２の電源監視Ａ／Ｄ入力端子が８ビットの場合に
は、Ａ／Ｄ入力端子８によって電源Ｂ６の電圧を８ビッ
トのデジタルデータに変換して取り込み、このデジタル
データと動作保証電圧つまりＣＰＵＡ２のメモリに設定
されている基準となる８ビットのデジタルデータとを比
較し、電源Ｂ６のデジタルデータが基準となるデジタル
データより低くなった場合には、ＣＰＵＡ２よりＣＰＵ
Ｂ７に対して従来のリセット回路の時定数に相当する図
２の期間ｄだけリセット信号の出力を待つというウェイ
ト動作を行った後、リセット出力端子９よりリセット信
号を出力することによって、ＣＰＵＢ７を初期化する。
ＣＰＵＢ７は、電源Ｂ６が正常にオンし、ＣＰＵＡ２よ
りリセット信号が入力された後初期化が行われ、リモコ
ン受信処理を行っていないことを知らせてもらう入力端
子Ａ１２の読み込み動作などの通常動作を行う。

【００３７】また、ＣＰＵＡ２が、電源Ｂ６の電圧つま
りＣＰＵＢ７の電源電圧監視を電源監視Ａ／Ｄ入力端子
８によって、ＣＰＵＢ７の電源電圧の８ビットのデジタ
ルデータとＣＰＵＡ２のメモリに設定されている基準と
なる８ビットのデジタルデータとの比較を一定時間毎に
行うことによって、ＣＰＵＢ１０７の電源電圧が動作保
証電圧よりどのくらいの時間下がったか検出する。

【００３８】このような構成により、ＣＰＵＢ７の電源
電圧がＣＰＵＢ７の動作保証電圧より、短時間（１０ｍ
ｓ未満）低くなった場合には、ＣＰＵＢ７の電源電圧が
外部より混入する静電気のようなノイズなどにより一瞬
下がった場合であるので、ＣＰＵＢ７に対してＣＰＵＡ
２よりＣＰＵＢを初期化するリセット信号を出力しな
い。

【００３９】しかし、このような構成により、ＣＰＵＢ
７の電源電圧がＣＰＵＢ７の動作保証電圧より長時間
（１０ｍｓ以上）低くなった場合には、ＣＰＵＢ７の電
源がオフした場合であるので、ＣＰＵＡからＣＰＵＢ７
に対してリセット信号を出力することによってＣＰＵＢ
７を動作停止とする。

【００４０】このとき、ＣＰＵＡ２は、直ちにＣＰＵＡ
２からＣＰＵＢ７に対するＣＰＵＡ２が行っているリモ
コン受信をしていないことを知らせる出力端子Ａ１０か
らの出力を停止する。

【００４１】本実施の形態のリセット装置は、以上の様
な構成である。

【００４２】次に、本実施の形態のリセット装置の動作
を、図３及び図４のフローチャートを用いて説明する。

【００４３】まず最初に、図３に示されるように電源Ａ
１がオンし（ステップ１０１）、このオンから従来と同
様に抵抗ＲＡ３×コンデンサＣＡ４によって決定される
時定数の時間分すなわち期間ｃだけ遅れてリセット回路
５によりリセット信号が出力されて、ＣＰＵＡ２にリセ
ット信号が入力される（ステップ１０２）。リセット信
号入力によりＣＰＵＡ２は初期化処理（ステップ１０
３）の後、ＣＰＵＡ２はリモコン信号入力端子１４より
入力されるリモコン信号処理などの通常処理動作を開始
し継続する（ステップ１０４）。

【００４４】その後、電源Ｂ６がオンする（ステップ１
０５）。ＣＰＵＡ２は、電源Ｂ６の電圧、つまりＣＰＵ
Ｂ７の電源電圧をＣＰＵＡ２に内蔵されている電源監視
Ａ／Ｄ変換機能によってコンパレータ動作を行い、ＣＰ
ＵＢ７の電源電圧を例えば８ビットのデジタルデータに
変換し、動作保証電圧つまりＣＰＵＡ２のメモリに設定
されている基準となる８ビットデータとの比較を行うこ
とによってＣＰＵＢ７の電源電圧を監視する（ステップ
１０６）。例えば、電源電圧５Ｖで動作するＣＰＵの場
合には、一般的に動作保証電圧は４．５Ｖである。この
ような動作保証電圧をここでは８ビットデジタルデータ
の形式でメモリに保持しておく。電源Ｂ６の電圧が動作
保証電圧以上となった場合には、従来のリセット装置の
時定数に相当する期間ｄだけリセット信号の出力を待つ
というウェイト動作（ｄ期間ウェイト）を行った後（ス
テップ１０７）、ＣＰＵＡ２よりＣＰＵＢ７のリセット
入力端子１２に対してＣＰＵＢ７を全て初期化するリセ
ット信号を出力し、ＣＰＵＢ７を電源オンと判断する
（ステップ１０８）。ＣＰＵＢ７は初期化処理（ステッ
プ１０９）の後、ＣＰＵＡ２が行っているリモコン受信
処理を行っていないことを知らせることを行う出力端子
Ａ１０の状態を受け取る入力端子Ａ１１から読み込みな
どの通常処理を開始する（ステップ１１０）。電源Ｂの
電圧＜動作保証電圧の状態においては、ＣＰＵＡ２がＣ
ＰＵＢ７を全て初期化するリセット信号を出力しないた
め、ＣＰＵＢ７はリセット状態であるため動作停止状態
なっている。

【００４５】引き続いて、図４に示されるように、ＣＰ
ＵＡ２が内蔵するメモリに設定してある、ＣＰＵＢ７の
電源がオフした時間をカウントするＸに初期値０をセッ
トする（ステップ１１１）。

【００４６】期間ａのように電源Ｂが長時間（１０ｍｓ
以上）電源オフした場合は、以下のような動作となる。

【００４７】ＣＰＵＡ２はこれまでに説明した構成によ
って、電源Ｂの電圧と動作保証電圧との比較を行う（ス
テップ１１２）。

【００４８】一般に、ＴＶ用選局ＣＰＵは、時分割で処
理を行っている。現在、ＴＶ用選局ＣＰＵとして使用し
ているＣＰＵは、１マシンサイクル（１命令実行時間）
は、０．５μｓである。この０．５μｓを基準にしてタ
イマーを起動し、１ｍｓのタイマーをつくり、とにかく
１ｍｓたてば割り込みをかけるようにする。この１ｍｓ
の割り込みが起こった場合、ステップ１１２の電源電圧
監視動作やＢＳＣＰＵに対するリセット動作を行えばよ
い。これにかかる時間は、およそ２０μｓ程度である。
選局ＣＰＵとして動作している最中でも、選局ＣＰＵの
仕事を一時中断して、上記割り込み動作を行なうので、
電源電圧監視等の検出ミス（電源電圧の時間監視ミス）
を防ぐことができる。この割り込み動作以外の時は、選
局ＣＰＵとして、リモコン受信処理、ＴＶチューナーへ
の出力、入力切換等の動作を行っている。

【００４９】電源Ｂ６の電圧と動作保証電圧との比較を
行うステップ１１２において、電源Ｂ６つまりＣＰＵＢ
７の電源電圧＜ＣＰＵＢ７の動作保証電圧となった場合
には、まだＣＰＵＢ７の電源オフとＣＰＵＡ２が判断し
ていないため、１ｍｓの時間待ち（ステップ１０４）の
後、ＣＰＵＢ７の電源電圧＜ＣＰＵＢ７の動作保証電圧
となった時間をカウントするＸの値を１増やし（ステッ
プ１１５）、ステップ１１６を通してＸ＞１０となるま
でステップ１１２に戻る。期間ａはＣＰＵＢ７の電源オ
フの場合であるから、ＣＰＵＢ７の電源電圧が動作保証
電圧より１０ｍｓ以上連続して下がった場合であるの
で、Ｘの値が１０を越える（ステップ１１６）。ＣＰＵ
Ａ２はＸの値が１０を越えることによりＣＰＵＢ７の電
源がオフしたと判断（ステップ１１７）し、ＣＰＵＡ２
よりＣＰＵＢ７に対するＣＰＵＡが行っているリモコン
受信処理をしていないことを知らせる等の出力（電圧印
加）を停止（ステップ１１８）つまりローレベルにし、
ＣＰＵＡ２がリセット出力端子９をローレベルにするリ
セット信号を出力することによりＣＰＵＢ７をリセット
状態にし、ステップ１１２に戻る。

【００５０】引き続いて、電源Ｂ６が電源オフから電源
オンに復帰した場合は、ステップ１１２で電源Ｂの電圧
≧動作保証電圧となり、ステップ１１３において以前の
状態がＣＰＵＢ７の電源がオフの場合であるので、電源
Ｂ６が電源オフの状態から電源オンした場合であると判
断し、従来のリセット装置の時定数に相当する期間ｄだ
けリセット信号の出力を待つというウェイト動作を行い
（ステップ１２０）、ＣＰＵＡ２よりＣＰＵＢ７に対し
てリセット信号を出力する（ステップ１２１）。ＣＰＵ
Ｂ７は初期化処理（ステップ１２２）の後、ＣＰＵＡ２
が行っているリモコン受信動作を完了したことを知らせ
ることを行う出力端子Ａ１０の状態を受け取る入力端子
Ａ１１を読み込むなどの通常動作を開始し（ステップ１
２３）、ステップ１１１に戻る。

【００５１】また、電源Ｂ６の電源電圧が外部から混入
する静電気のようなノイズなどが原因で短時間動作保証
電圧より下がった場合である期間ｂは、電源Ｂの電圧と
動作保証電圧との比較を行うステップ１１２において、
電源Ｂ６つまりＣＰＵＢ７の電源電圧＜ＣＰＵＢ７の動
作保証電圧となり、まだＣＰＵＢ７の電源オフとＣＰＵ
Ａ２が判断していないため、１ｍｓの時間待ち（ステッ
プ１１４）の後、ＣＰＵＢ７の電源電圧＜ＣＰＵＢ７の
動作保証電圧となった時間をカウントするＸの値を１増
やし、ステップ１１６を経てステップ１１２に戻る。期
間ｂは外部より混入する静電気にようなノイズなどが原
因で僅かに動作保証電圧より下がった場合であるから、
ＣＰＵＢ７の電源電圧が動作保証電圧より１０ｍｓ未満
しか連続して下がっていない場合であるため、Ｘの値が
１０を越えない（ステップ１１６）うちに、電源Ｂの電
圧≧動作保証電圧となり、ステップ１１３において以前
の状態がＣＰＵＢ７の電源がオフの場合ではないのでス
テップ１１１に戻る。よって、期間ｂの場合は、ＣＰＵ
Ａ２よりＣＰＵＢ７に対してはＣＰＵＢ７を全て初期化
するリセット信号は出力されず、ＣＰＵＡ２よりＣＰＵ
Ｂ７に対してＣＰＵＡが行っているリモコン受信処理を
していないことを知らせるなどの出力（電圧印加）も停
止しないすなわちローレベルにしない。

【００５２】さらに、引き続き、期間ａ及び期間ｂでも
ないＣＰＵＢ７の電源電圧がＣＰＵＢ７の動作保証電圧
より下がらない場合は、ステップ１１２において電源Ｂ
６の電圧≧動作保証電圧となり、ステップ１１３に進
み、ＣＰＵＢ７の電源オフではなかったのでステップ１
１１に戻る。

【００５３】このように、本実施の形態によれば、電源
Ａ１のオンにより動作するＣＰＵＡ２が、電源Ａ１より
遅れてオンする電源Ｂ６のオンにより動作するＣＰＵＢ
７の電源Ｂ６の電圧を、ＣＰＵＡ２の電源監視Ａ／Ｄ入
力端子８により監視して、リセット出力端子９からＣＰ
ＵＢ１２のリセット入力端子１２にリセット信号を出力
してＣＰＵＢ７をリセットする。これにより、図５の従
来のリセット装置が有していたリセット回路２１０、抵
抗ＲＢ２０８及びコンデンサＣＢ２０９を削除すること
ができ、従来と比較して安価なリセット装置を提供する
ことができる。電源Ａ１は電源Ｂ６より早く立ち上がる
ことにより、例えば、ＢＳ内蔵ＴＶの場合では、電源Ａ
１で動作するＣＰＵＡ２に相当する選局ＣＰＵが、電源
Ｂ６で動作するＣＰＵＢ７に相当するＢＳ関連制御専用
ＢＳＣＰＵの電源Ｂ６を監視することができ、ＢＳ内蔵
ＴＶシステム全体として安定した動作が可能となる。

【００５４】さらに、本実施の形態によれば、ＣＰＵＡ
２は、電源Ｂ６の電圧の低下が連続した所定期間（例え
ば、１０ｍｓ）を越える場合にはリセット信号を出力
し、電源Ｂの電圧の低下が連続した所定期間（例えば、
１０ｍｓ）未満の場合にはリセット信号を出力しない。
最近のＣＰＵは、ＣＰＵの電源電圧が動作保証電圧より
短時間（数ｍｓ以下）下がった場合でも、ＣＰＵの動作
保証電圧の実力値は動作保証電圧よりも低いため、正常
に動作する場合がある。例えば、電源電圧５Ｖで動作す
るＣＰＵの場合には、一般的に動作保証電圧は４．５Ｖ
であり、動作保証電圧の実力値はさらに低い約４．０Ｖ
程度である。よって、ＣＰＵの電源電圧が外部より混入
する静電気のようなノイズなどにより動作保証電圧より
短時間（数ｍｓ以下）下がった場合でも、ＣＰＵは正常
に動作する場合が多い。したがって、本実施の形態によ
れば、静電気などのノイズにより一瞬だけ電源電圧が低
下した場合にはＣＰＵＡ２はＣＰＵＢ７をリセットしな
いので、静電気などのノイズによる悪影響を受けにくく
ノイズに強くなる。よって、本実施の形態によれば、ノ
イズに強いリセット装置を提供することができる。

【００５５】さらに、本実施の形態によれば、ＣＰＵＡ
２によりＣＰＵＢ７がリセットされると、ＣＰＵＡ２は
ＣＰＵＢ７に対して出力端子Ａ１０からの信号出力を停
止する。電源オフの状態で、入力端子に印過電圧が加わ
った場合、ＣＰＵとしては電源オフの状態にあるため、
ＣＰＵ内部の電流経路がどうなるかわからない場合があ
り、最悪破壊されてしまう可能性がある。これに対し、
本実施の形態によれば、ＣＰＵＡ２によりＣＰＵＢ７が
リセットされると、ＣＰＵＡ２はＣＰＵＢ７に対して出
力端子Ａ１０からの信号出力を停止するので、電源Ｂ６
オフ時のＣＰＵＢ７の破壊を防止することができる。

【００５６】次に、本発明の本実施の形態によるリセッ
ト装置のコストダウンについて説明する。本実施の形態
によれば、図５に示される従来のリセット回路２１０、
抵抗ＲＢ２０８及びコンデンサＣＢ２０９を削除するこ
とができる。リセット回路は約１５円、抵抗は約０．３
円及びコンデンサは約２円とすると、従来と比較して約
１７．３円のコストダウンとなる。一方、本実施の形態
では、図５の従来のリセット装置と比較して、ＣＰＵＡ
２に電源監視Ａ／Ｄ入力８、リセット出力端子９、ＣＰ
ＵＢ７の電源Ｂ６の電源監視及びリセット出力を行うた
めにＣＰＵＡ２の処理が増えている。一般的に、汎用Ｃ
ＰＵ／テレビＣＰＵともＡ／Ｄ入力端子を標準的に持っ
ており、また出力ポートももちろん持っている。Ａ／Ｄ
コンバータＩＣや拡張出力用ＩＣを本発明により付加す
るのではなく、ＣＰＵＡ２に持っている機能を使用する
ので、電源監視Ａ／Ｄ端子入力、リセット出力端子が増
加したことによるコストアップ要因はない。また、電源
を監視してリセット出力をする処理は、ソフトウェアが
行うので、本処理を追加してもＣＰＵＡ１０２の単価は
上がらない。

【００５７】以上、ＣＰＵＡ２より遅く電源がオンする
ＣＰＵがＣＰＵＢ７の１つのみの場合について説明した
が、ＣＰＵＡ２よりも遅く電源がオンする異なる複数の
電源を有し、それぞれに異なるＣＰＵが存在する場合に
ついても本発明を適用することができ、同様な効果が得
られることはもちろんである。

【００５８】このようなリセット装置を構成する場合に
は、ＣＰＵＡの電源監視８ビットＡ／Ｄ入力を複数個設
ける方法も時分割で切り換えて１個の８ビットＡ／Ｄ入
力を兼用する方法もできる。例えば、ＣＰＵＡの電源監
視８ビットＡ／Ｄ入力を複数個設け、このそれぞれが互
いに異なりＣＰＵＡよりも遅く電源がオンする複数の電
源で動作する複数のＣＰＵに対して、遅く電源がオンす
る異なる複数の電源の電圧を監視した結果に応じて、リ
セット信号を出力して初期化させたり、リセット信号を
出さないように構成することができる。時分割で切り換
える場合は切換用の端子が必要で、なおかつ切り換え回
路が必要なため、複数個Ａ／Ｄ入力を設ける場合の方が
より現実的である。

【００５９】なお、上記実施の形態ではＣＰＵＡ２が８
ビットＡ／Ｄ入力端子８を持っており、これを利用して
電源Ｂの電源電圧監視をするとして説明したが、ＣＰＵ
Ａの電源監視Ａ／Ｄ入力端子のビット数は８ビットに限
られるものではなく、電源電圧監視に活用できる範囲で
ビット数はこれより多くても少なくてもよい。

【００６０】

【発明の効果】以上説明したように、本発明のリセット
装置を採用することにより、第１点として、異なる電源
系統により動作するＣＰＵＡ及びＣＰＵＢが存在し、か
つＣＰＵＡの電源がＣＰＵＢより早くオンするシステム
で、ＣＰＵＡがＡ／Ｄ入力によってＣＰＵＢの電源電圧
を監視することによりＣＰＵＡよりＣＰＵＢに対してＣ
ＰＵＢを全て初期化するリセット信号を出力するので、
従来より安価なリセット装置を提供することができる。

【００６１】第２点として、ＣＰＵＡがＣＰＵＢの電源
電圧が長時間、動作保証電圧より下がった場合には、Ｃ
ＰＵＢを初期化するリセット出力を行い、短時間、動作
保証電圧より下がった場合はリセット出力を行わないと
いう時間管理も併せて行うことにより、外部から混入す
る静電気のようなノイズ等でＣＰＵＢの電源電圧が短時
間、動作保証電圧より下がった場合はＣＰＵＢに対して
リセット信号を出力しないことによってノイズに強いリ
セット装置を提供することができる。

【００６２】第３点として、ＣＰＵＡが、ＣＰＵＢの電
源オン／電源オフの状態を検知することにより、例え
ば、ＣＰＵＡよりＣＰＵＢに対してＣＰＵＡが行ってい
るリモコン受信処理を行っていないことを知らせる等の
出力（印加電圧）を停止する例えばローレベルにするこ
とにより、ＣＰＵＢがＣＰＵＢの電源がオフしたことに
より動作停止状態にあるときは上記印加電圧がＣＰＵＢ
に加わらないようにすることによりＣＰＵＢの破壊を防
ぐことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のリセット装置の回路構
成図である。

【図２】図１のリセット装置の動作タイミング図であ
る。

【図３】図１のリセット装置の動作を説明するためのフ
ローチャートである。

【図４】図１のリセット装置の動作を説明するためのフ
ローチャートである。

【図５】従来のリセット装置の回路構成図である。

【図６】図５のリセット装置の動作タイミング図であ
る。

【符号の説明】

１電源Ａ２ＣＰＵＡ３抵抗ＲＡ４コンデンサＣＡ５リセット回路６電源Ｂ７ＣＰＵＢ８電源監視Ａ／Ｄ入力端子９リセット出力端子１０出力端子Ａ１１入力端子Ｂ１２リセット入力端子Ｂ１３リセット入力端子Ａ１４リモコン信号入力端子１５リモコン信号受信回路

Claims

【特許請求の範囲】

【請求項１】第１の電源のオンにより動作する第１の
ＣＰＵであって、リセット入力端子、電源監視Ａ／Ｄ入
力端子、リセット出力端子を有する第１のＣＰＵと、前
記第１の電源より遅れてオンする第２の電源のオンによ
り動作する第２のＣＰＵであって、リセット入力端子を
有する第２のＣＰＵと、前記第１の電源の電源低下を検
出して前記第１のＣＰＵの前記リセット入力端子に対し
てリセット信号を出力するリセット回路とを備え、前記
第１のＣＰＵは、前記電源監視Ａ／Ｄ入力端子により前
記第２の電源の電源電圧を監視して、前記リセット出力
端子から前記第２のＣＰＵの前記リセット入力端子にリ
セット信号を出力して前記第２のＣＰＵをリセットする
ことを特徴とするリセット装置。
【請求項２】前記第１のＣＰＵにより前記第２のＣＰ
Ｕがリセットされると、前記第１のＣＰＵは前記第２の
ＣＰＵに対する出力信号の出力を停止することを特徴と
する請求項１記載のリセット装置。
【請求項３】前記第１のＣＰＵは、前記第２の電源電
圧の低下が連続した所定期間を越える場合には前記リセ
ット信号を出力し、前記第２の電源電圧の低下が連続し
た所定期間未満の場合には前記リセット信号を出力しな
いことを特徴とする請求項１又は請求項２記載のリセッ
ト装置。
【請求項４】第１の電源のオンにより動作する第１の
ＣＰＵであって、リセット入力端子、電源監視Ａ／Ｄ入
力端子、リセット出力端子を有する第１のＣＰＵと、前
記第１の電源より遅れてオンする第２の電源のオンによ
り動作する第２のＣＰＵであって、リセット入力端子を
有する第２のＣＰＵとを備えるリセット装置。
【請求項５】前記第１のＣＰＵは、前記電源監視Ａ／
Ｄ入力端子により前記第２の電源の電源電圧を監視し
て、そのリセット出力端子から前記第２のＣＰＵの前記
リセット入力端子にリセット信号を出力して前記第２の
ＣＰＵをリセットすることを特徴とする請求項４記載の
リセット装置。
【請求項６】前記第１のＣＰＵにより前記第２のＣＰ
Ｕがリセットされると、前記第１のＣＰＵは前記第２の
ＣＰＵに対する出力信号の出力を停止することを特徴と
する請求項４又は請求項５記載のリセット装置。
【請求項７】前記第１のＣＰＵは、前記第２の電源電
圧の低下が連続した所定期間を越える場合には前記リセ
ット信号を出力し、前記第２の電源電圧の低下が連続し
た所定期間未満の場合には前記リセット信号を出力しな
いことを特徴とする請求項５、請求項６又は請求項７記
載のリセット装置。
【請求項８】前記第１の電源の電源低下を検出して前
記第１のＣＰＵの前記リセット入力端子に対してリセッ
ト信号を出力するリセット回路をさらに備えることを特
徴とする請求項４、請求項５、請求項６又は請求項７記
載のリセット装置。
【請求項９】前記第１の電源より遅れてオンする第３
の電源のオンにより動作する第３のＣＰＵであって、リ
セット入力端子を有する第３のＣＰＵをさらに備え、前
記第１のＣＰＵは、前記電源監視Ａ／Ｄ入力端子により
前記第２の電源の電源電圧及び前記第３の電源の電源電
圧を監視して、そのリセット出力端子から前記第２のＣ
ＰＵの前記リセット入力端子及び前記第３のＣＰＵのリ
セット入力端子にリセット信号を出力することを特徴と
する請求項４、請求項５、請求項６、請求項７又は請求
項８記載のリセット装置。