JPS58225441A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS58225441A JPS58225441A JP10877282A JP10877282A JPS58225441A JP S58225441 A JPS58225441 A JP S58225441A JP 10877282 A JP10877282 A JP 10877282A JP 10877282 A JP10877282 A JP 10877282A JP S58225441 A JPS58225441 A JP S58225441A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- extended
- logic
- bit
- interrupt factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は１割込み制御方式、特にプログラム・ステータ
ス・ワード上に定義されていない割込要因（以下拡張割
込要因と呼ぶ）のための割込マスク・ビットを、命令に
よってリード／ライト可能な制御レジスタ上に用意する
ようにし、既存の制御体系に実質上影響を与えることな
く、新しい上記拡張割込要因を定義するようにした割込
み制御方式に関するものである。
ス・ワード上に定義されていない割込要因（以下拡張割
込要因と呼ぶ）のための割込マスク・ビットを、命令に
よってリード／ライト可能な制御レジスタ上に用意する
ようにし、既存の制御体系に実質上影響を与えることな
く、新しい上記拡張割込要因を定義するようにした割込
み制御方式に関するものである。
ｔＢｌ 技術の背景と問題点
従来から割込要因としては、（１）マシン・チェック割
込み、 （ＩＩ）スーパバイザ・コール割込み、（＋ｉ
＋）プログラム・チェック割込み、 （Ｉｖ）外部割
込み。
込み、 （ＩＩ）スーパバイザ・コール割込み、（＋ｉ
＋）プログラム・チェック割込み、 （Ｉｖ）外部割
込み。
（Ｖ）入出力割込みの各割込要因が定義されており。
上記スーパバイザ・コールの場合を除いてプログラム・
ステータス・ワード（ｐｓｗ）上に夫々のマスク・ビッ
トが用意され、夫々対応する割込要因発生状態を制御す
るようにしている。
ステータス・ワード（ｐｓｗ）上に夫々のマスク・ビッ
トが用意され、夫々対応する割込要因発生状態を制御す
るようにしている。
このような既存のシステムに粕いて、上記定義されてい
ない割込要因（拡張割込要因）を定義するに当って、上
記プログラム・ステータス・ワード上に当該拡張割込要
因のために新しくマスク・ビットを定義することが実質
上不可能なことが生じる場合がある。即ち、新しくマス
ク・ビットを定義しようとすると、既存のシステムに対
しで大きい影響を与えかねない場合がある。
ない割込要因（拡張割込要因）を定義するに当って、上
記プログラム・ステータス・ワード上に当該拡張割込要
因のために新しくマスク・ビットを定義することが実質
上不可能なことが生じる場合がある。即ち、新しくマス
ク・ビットを定義しようとすると、既存のシステムに対
しで大きい影響を与えかねない場合がある。
Ｉｃ） 発明の目的と構成
本発明は、上記の点を解決することを目的としており、
制御レジスタ上に該当するマスク・ビットを用意せしめ
て、上記の点を解決することを目的としている。そして
そのため９本発明の割込み制御方式は、命令実行に当っ
て、プログラム・ステータス・ワード上の割込みマスク
多ビツトによって割込みを許可されている割込み要因に
ついて当該割込み要因発生の有無を調べて処理を実行す
るデータ処理装置において、命令によってリード／ライ
ト可能にもうけられた制御レジスタ上の少なくとも１ビ
ツトを、上記プログラム・ステータス・ワードによって
定義されていない拡張割込みのだめの割込みマスク・ビ
ットとして使用するよう構成すると共に、上記拡張割込
み要因発生を上記制御レジスタ上の上記ビット内容にも
とづいて有効化するよう構成し１割込み要因発生有の状
態時に上記拡張割込み要因発生の有無をチェックするよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
制御レジスタ上に該当するマスク・ビットを用意せしめ
て、上記の点を解決することを目的としている。そして
そのため９本発明の割込み制御方式は、命令実行に当っ
て、プログラム・ステータス・ワード上の割込みマスク
多ビツトによって割込みを許可されている割込み要因に
ついて当該割込み要因発生の有無を調べて処理を実行す
るデータ処理装置において、命令によってリード／ライ
ト可能にもうけられた制御レジスタ上の少なくとも１ビ
ツトを、上記プログラム・ステータス・ワードによって
定義されていない拡張割込みのだめの割込みマスク・ビ
ットとして使用するよう構成すると共に、上記拡張割込
み要因発生を上記制御レジスタ上の上記ビット内容にも
とづいて有効化するよう構成し１割込み要因発生有の状
態時に上記拡張割込み要因発生の有無をチェックするよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
（Ｄ） 発明の実施例
第１図は本発明の一実施例要部構成を示し。
第２図は割込要因に対応した処理を行わせる一実施例フ
ローチャートを示している。
ローチャートを示している。
第１図において、１は割込要因処理部、２はプログラム
・ステータス・レジスタであってプログラム・ステータ
ス・ワード（ＰＳＷ）がセットされるもの、３は本発明
にいう制御レジスタ、４−〇１１０００１．は夫々ＰＳ
Ｗ上のマスク。ビット、５は本発明にいう拡奉割込Ｉみ
用マスク・ビット、６ないし１０は夫々オア回路、１１
ないし１５は夫々アンド回路を表わしでいる。
・ステータス・レジスタであってプログラム・ステータ
ス・ワード（ＰＳＷ）がセットされるもの、３は本発明
にいう制御レジスタ、４−〇１１０００１．は夫々ＰＳ
Ｗ上のマスク。ビット、５は本発明にいう拡奉割込Ｉみ
用マスク・ビット、６ないし１０は夫々オア回路、１１
ないし１５は夫々アンド回路を表わしでいる。
以下本発明にいう拡張割込要因の割込み優先レベルが、
プログラム・チェック割込要因のそれと外部割込要因の
それとの間にあるものとして説明する。
プログラム・チェック割込要因のそれと外部割込要因の
それとの間にあるものとして説明する。
レジスタ２上のＰＳＷには従来から中マシン・チェック
割込み用のマスク・ビット、叩プログラム・チェック割
込み用のマスク・ビット、（ｉｉ＋）外部割込み用のマ
スク・ビット、（ｉｖ）入出力割込み用のマスク・ビッ
トが用意されており、夫々のマスク・ビットが論理「１
」にあるとき該当する割込要因による割込みを許可し得
る状態にあるとされ。
割込み用のマスク・ビット、叩プログラム・チェック割
込み用のマスク・ビット、（ｉｉ＋）外部割込み用のマ
スク・ビット、（ｉｖ）入出力割込み用のマスク・ビッ
トが用意されており、夫々のマスク・ビットが論理「１
」にあるとき該当する割込要因による割込みを許可し得
る状態にあるとされ。
論理「０」にあるとき不許可の状態にあるとされる。
即ち、第１図において、マシン・チェック割込要因があ
ればオア回路６が論理ｒＨを発し、この状態のときマシ
ン・チェック割込み用のマスク・ビットが論理「１」に
あれば、アンド回路１１が論理ｒｌＪを発する。即ち、
マシン・チェック割込要因発生状態となり、オア回路１
０が論理「１」を発して割込み有を指示するようにする
。ただスーパバイザ・コール命令の場合には当該命令の
実行によって即スーパバイザ・コール割込要因発生とな
る。
ればオア回路６が論理ｒＨを発し、この状態のときマシ
ン・チェック割込み用のマスク・ビットが論理「１」に
あれば、アンド回路１１が論理ｒｌＪを発する。即ち、
マシン・チェック割込要因発生状態となり、オア回路１
０が論理「１」を発して割込み有を指示するようにする
。ただスーパバイザ・コール命令の場合には当該命令の
実行によって即スーパバイザ・コール割込要因発生とな
る。
本発明にいう拡張割込要因に対応して、プログラム・ス
テータス・レジスタ２以外のレジスタ即ち命令によって
リード／ライト可能な制御レジスタ３の例えばビット０
に当該拡張割込み用のマスク・ビット５をもうけるよう
にする。そして、当該拡張割込要因による割込みを許可
するか否かは。
テータス・レジスタ２以外のレジスタ即ち命令によって
リード／ライト可能な制御レジスタ３の例えばビット０
に当該拡張割込み用のマスク・ビット５をもうけるよう
にする。そして、当該拡張割込要因による割込みを許可
するか否かは。
命令によって上記マスク・ビット５に対して論理ｒｌＪ
または論理「０」を書込むようにし、当該マスク・ビッ
トの内容が第１図図示のアンド回路１３に供給される。
または論理「０」を書込むようにし、当該マスク・ビッ
トの内容が第１図図示のアンド回路１３に供給される。
即ち、拡張割込要因があればオア回路７が論理ｒＩＪを
発し、マスク・ビット５が論理「１」であればアンド回
路１３が論理ｒｌＪを発して、拡張割込要因発生を指示
する。
発し、マスク・ビット５が論理「１」であればアンド回
路１３が論理ｒｌＪを発して、拡張割込要因発生を指示
する。
才２図は９割込要因に対応した処理を行わせる一実施例
フローチャートを示している０図示ルート■を実行した
時点において、第１図図示のオア回路１０の出力にもと
づいて「割込布」をチェックする。割込みがなければ図
示ルート■にもとづいて次の命令を実行してゆくが９割
込みがあればその割込みがどの割込みであるかを第１図
図示の各アンド回路１１，１２，１３，１４．１５
の出力をチェックすることによってチェックする。そし
て、より高いレベルにある割込みに対応した処理を実行
してゆく形となる。
フローチャートを示している０図示ルート■を実行した
時点において、第１図図示のオア回路１０の出力にもと
づいて「割込布」をチェックする。割込みがなければ図
示ルート■にもとづいて次の命令を実行してゆくが９割
込みがあればその割込みがどの割込みであるかを第１図
図示の各アンド回路１１，１２，１３，１４．１５
の出力をチェックすることによってチェックする。そし
て、より高いレベルにある割込みに対応した処理を実行
してゆく形となる。
この際に、より高いレベルにある割込み要因が受付けら
れると、従来からプログラム・ステータス・レジスタ２
上のより低いレベルのマスク・ビットをソフト処理によ
って論理「０」にするようにして、より低いレベルの割
込み要因によって非所望に「割込布」状態にならないよ
うにされている。
れると、従来からプログラム・ステータス・レジスタ２
上のより低いレベルのマスク・ビットをソフト処理によ
って論理「０」にするようにして、より低いレベルの割
込み要因によって非所望に「割込布」状態にならないよ
うにされている。
第２図においては、これと同じ処理を制御レジスタ３の
ビットＯに対しても行うようにしており。
ビットＯに対しても行うようにしており。
図示ルート■を通る際に、制御レジスタ３におけるマス
ク・ビット５を論理ｒＯＪにするようにしている。
ク・ビット５を論理ｒＯＪにするようにしている。
（Ｅ） 発明の詳細
な説明した如く９本発明によれば、既存のシステムにお
けるブーグラム・ステータス・ワードのビット・フォー
マットに手を加えることなく。
けるブーグラム・ステータス・ワードのビット・フォー
マットに手を加えることなく。
拡張割込要因を用意することができる。
第１図は本発明の一実施例要部構成鶴第２図は割込要因
に対応した処理を行わせる一実施例７５ｍチャートを示
す。 図中、１は割込要因処理部、２はプログラム・ステータ
ス・レジスタ、３は制御レジスタ、４゜５は夫々マスク
・ビットを表わしている。
に対応した処理を行わせる一実施例７５ｍチャートを示
す。 図中、１は割込要因処理部、２はプログラム・ステータ
ス・レジスタ、３は制御レジスタ、４゜５は夫々マスク
・ビットを表わしている。
Claims (1)
- 命令実行に当って、プログラム・ステータス・ワード上
の割込みマスク・ビットによって割込みを許可されてい
る割込み要因について当該割込み要因発生の有無を調べ
て処理を実行するデータ処理装置において、命令により
てリード／ライト可能にもうけられた制御レジスタ上の
少なくとも１ビツトを、上記プログラム・ステータス・
ワードによって定義されていない拡張割込みのための割
込みマスク・ビットとして使用するよう構成すると共に
、上記拡張割込み要因発生を上記制御レジスタ上の上記
ビット内容にもとづいて有効化するよう構成し１割込み
要因発生有の状態時に上記拡張割込み要因発生の有無を
チェックするようにしたことを特徴とする割込み制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10877282A JPS58225441A (ja) | 1982-06-24 | 1982-06-24 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10877282A JPS58225441A (ja) | 1982-06-24 | 1982-06-24 | 割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58225441A true JPS58225441A (ja) | 1983-12-27 |
Family
ID=14493089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10877282A Pending JPS58225441A (ja) | 1982-06-24 | 1982-06-24 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432943A (en) * | 1992-04-30 | 1995-07-11 | Hitachi, Ltd. | Data processing apparatus having interruption control unit |
-
1982
- 1982-06-24 JP JP10877282A patent/JPS58225441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432943A (en) * | 1992-04-30 | 1995-07-11 | Hitachi, Ltd. | Data processing apparatus having interruption control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765411B2 (ja) | 仮想計算機方式 | |
| JP2002268914A (ja) | 特権命令の実行を監視する方法 | |
| JPS58191046A (ja) | Ｃｐｕ制御方法 | |
| CN109933451B (zh) | 一种基于risc-v架构的异常和中断处理系统及方法 | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS58225441A (ja) | 割込み制御方式 | |
| JP2007058588A (ja) | プログラム保護機能を持つプロセッサ | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JPH03240831A (ja) | 割り込み処理方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS60163134A (ja) | 仮想計算機システム | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH04364545A (ja) | メモリダンプ方法 | |
| JPS63310029A (ja) | 割込み処理システム | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPS62214445A (ja) | 情報処理装置 | |
| JPS62109135A (ja) | プログラム作成方法 | |
| JPS6277656A (ja) | プログラムデバッグ方式 | |
| JPH0275030A (ja) | 仮想計算機の入出力制御方式 | |
| JPS621042A (ja) | 電子計算機 | |
| JPS6118224B2 (ja) | ||
| JPH01248244A (ja) | 高級言語のデバッグ方式 |