JPH03218531A - 高速割込み処理装置 - Google Patents
高速割込み処理装置Info
- Publication number
- JPH03218531A JPH03218531A JP1385590A JP1385590A JPH03218531A JP H03218531 A JPH03218531 A JP H03218531A JP 1385590 A JP1385590 A JP 1385590A JP 1385590 A JP1385590 A JP 1385590A JP H03218531 A JPH03218531 A JP H03218531A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cycle
- executed
- murom
- μrom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、実行サイクルが一定サイクル以上の命令を実
行中に割込みが発生した場合、その実行中の命令を中断
して、割込み処理を行なうことにより、割込みの高速応
答を実現する高速割込み処理装置に関するものである。
行中に割込みが発生した場合、その実行中の命令を中断
して、割込み処理を行なうことにより、割込みの高速応
答を実現する高速割込み処理装置に関するものである。
従来の技術
従来、割込み発生時に於いて、実行中の命令の終了後に
割込み処理を実行していた。この為、割込み応答時間は
命令の実行サイクルに依存し、最長の実行サイクルを持
つ命令実行時に割込みが発生したことを想定し、システ
ムを設計する必要があった。
割込み処理を実行していた。この為、割込み応答時間は
命令の実行サイクルに依存し、最長の実行サイクルを持
つ命令実行時に割込みが発生したことを想定し、システ
ムを設計する必要があった。
発明が解決しようとする課題
しかしながら、この方法であると、演算部は使用してい
るが、バスは使用していないという状態が発生し、割込
み処理を開始できる状態にあるが、現在実行中の命令を
持っているため、動作開始には至らないという状態が存
在する。従って割込みの応答性が落ちるとともに、シス
テムのスループットが低下するという問題があった。
るが、バスは使用していないという状態が発生し、割込
み処理を開始できる状態にあるが、現在実行中の命令を
持っているため、動作開始には至らないという状態が存
在する。従って割込みの応答性が落ちるとともに、シス
テムのスループットが低下するという問題があった。
本発明は上記従来の課題を解決するもので、割込み発生
時に実行中の命令を即座に停止し、割込み処理を即実行
することにより、高速割込み応答性を実現する高速割込
み装置を提供することを目的としている。
時に実行中の命令を即座に停止し、割込み処理を即実行
することにより、高速割込み応答性を実現する高速割込
み装置を提供することを目的としている。
課題を解決するための手段
この課題を解決するために本発明の高速割込み装置は、
演算部の実行サイクルがある一定サイクル未満の命令を
実行する１つのＲＯＭと実行サイクルがある一定サイク
ル以上の命令を実行する複数のＲＯＭとから構成され、
割込み発生時に実行している命令の演算サイクルが一定
未満の短いサイクルの命令である場合最後まで実行し、
一定サイクル以上の長いサイクルの命令である場合は、
即座に命令を中断して、割込み処理を実行し、割込み処
理中に一定サイクル以上の長いサイクルの命令が存在し
た場合は、中断した命令を実行していたＲＯＭ以外のＲ
ＯＭを使用し、中断した命令も、ライトバック直前まで
実行し、高速割込み応答性を実現するように構成されて
いる。
演算部の実行サイクルがある一定サイクル未満の命令を
実行する１つのＲＯＭと実行サイクルがある一定サイク
ル以上の命令を実行する複数のＲＯＭとから構成され、
割込み発生時に実行している命令の演算サイクルが一定
未満の短いサイクルの命令である場合最後まで実行し、
一定サイクル以上の長いサイクルの命令である場合は、
即座に命令を中断して、割込み処理を実行し、割込み処
理中に一定サイクル以上の長いサイクルの命令が存在し
た場合は、中断した命令を実行していたＲＯＭ以外のＲ
ＯＭを使用し、中断した命令も、ライトバック直前まで
実行し、高速割込み応答性を実現するように構成されて
いる。
作用
この構成により、システムのスルーブットを向上させ、
高速割込み応答性を実現することができる。
高速割込み応答性を実現することができる。
実施例
以下本発明の実施例について説明する。
第１図は本発明の実施例の高速割込み装置の構成を示し
た図である。
た図である。
演算部の実行サイクルがある一定サイクル以下の命令を
動作させる１つのマイクロｃμ）ＲＯＭ−Ａｌと演算部
の実行サイクルがある一定サイクル以上の命令を動作さ
せる複数のμＲＯＭ−Ｂｎ２ （．＝１−ｎ）とからμ
ＲＯＭが構成され、命令デューダ３からの命令解読情報
４を受け命令を動作させる。命令解読情報４は、とのμ
ＲＯＭを使用するかを決定するμＲＯＭ制御部５にも入
力される。
動作させる１つのマイクロｃμ）ＲＯＭ−Ａｌと演算部
の実行サイクルがある一定サイクル以上の命令を動作さ
せる複数のμＲＯＭ−Ｂｎ２ （．＝１−ｎ）とからμ
ＲＯＭが構成され、命令デューダ３からの命令解読情報
４を受け命令を動作させる。命令解読情報４は、とのμ
ＲＯＭを使用するかを決定するμＲＯＭ制御部５にも入
力される。
μＲＯＭ制御部５はとのμＲＯＭを使用しているかを示
すμＲＯＭ実行履歴レジスタ６とμＲＯＭ実行履歴レジ
スタ６を参照して、どのμＲＯＭがあいているかを捜し
出すμＲＯＭ選択部７がら構成されている。命令デュー
ダ３からの命令個有である演算部の実行サイクル情報は
命令解読情報４の一部としてμＲＯＭ制御部５に入力さ
れる。
すμＲＯＭ実行履歴レジスタ６とμＲＯＭ実行履歴レジ
スタ６を参照して、どのμＲＯＭがあいているかを捜し
出すμＲＯＭ選択部７がら構成されている。命令デュー
ダ３からの命令個有である演算部の実行サイクル情報は
命令解読情報４の一部としてμＲＯＭ制御部５に入力さ
れる。
μＲＯＭ選択部７は演算部の実行サイクル情報を判断し
、ある一定サイクル以上か否かによりどのμＲＯＭを使
用するかを決定する。μＲＯＭ実行履歴レジスタ６は複
数のフラブから構成され、各フラブはμＲＯＭ−Ａｌか
らμＲＯＭ−Ｂｎ２に対応しており、μＲＯＭ選択部７
は命令が一定の演算実行サイクル未満であればμＲＯＭ
−Ａ １に対応するμＲＯＭ実行履歴レジスタ６のビッ
ト位置にセットをし、一定の演算実行サイクル以上であ
ればμＲＯＭ Ｂ＋からμＲＯＭ−Ｂｎに対応するμ
ＲＯＭ−８．２のうちのビットの一番若い番号で、１が
セットされていないビット位置をセットする。μＲＯＭ
実行履歴レジスタ６からは、μＲＯＭ選択信号としてμ
ＲＯＭ−Ａ及びμＲＯＭＢ＋〜μＲＯＭ−Ｂ．に入力さ
れ、実行させるμＲＯＭを選択する。選ばれたμＲＯＭ
は命令解読情報４としてどのような命令であるが等の情
報を受けとり命令を動作させる。動作したμＲＯＭは命
令終了信号線８に信号を発生し、μＲＯＭ実行履歴レジ
スタ６の該当ビット位置に入力され、セットされている
フラブをクリアする。
、ある一定サイクル以上か否かによりどのμＲＯＭを使
用するかを決定する。μＲＯＭ実行履歴レジスタ６は複
数のフラブから構成され、各フラブはμＲＯＭ−Ａｌか
らμＲＯＭ−Ｂｎ２に対応しており、μＲＯＭ選択部７
は命令が一定の演算実行サイクル未満であればμＲＯＭ
−Ａ １に対応するμＲＯＭ実行履歴レジスタ６のビッ
ト位置にセットをし、一定の演算実行サイクル以上であ
ればμＲＯＭ Ｂ＋からμＲＯＭ−Ｂｎに対応するμ
ＲＯＭ−８．２のうちのビットの一番若い番号で、１が
セットされていないビット位置をセットする。μＲＯＭ
実行履歴レジスタ６からは、μＲＯＭ選択信号としてμ
ＲＯＭ−Ａ及びμＲＯＭＢ＋〜μＲＯＭ−Ｂ．に入力さ
れ、実行させるμＲＯＭを選択する。選ばれたμＲＯＭ
は命令解読情報４としてどのような命令であるが等の情
報を受けとり命令を動作させる。動作したμＲＯＭは命
令終了信号線８に信号を発生し、μＲＯＭ実行履歴レジ
スタ６の該当ビット位置に入力され、セットされている
フラブをクリアする。
ここで、命令を演算部で実行中のときに割込みが発生し
た場合を考える。実行中の命令が演算部の実行サイクル
が一定サイクル未満、すなわち、μＲＯＭ−Ａの制御下
で実行中のときは命令の最後まで実行し、命令終了信号
線８に信号を発生し、割込みを受理する。従って、割込
み退避動作に入るまでのサイクルは最大でも、現在実行
している演算部の実行サイクルが一定サイクルである命
令のサイクル数となる。次に実行中の命令が演算部の実
行サイクルが一定サイクル以上の場合、すなわち、ｕＲ
ＯＭ−Ｂ＋〜μＲＯＭ−Ｂ，の制御下で実行中のときは
、命令を見かけ上直ちに停止する。これは割込みを受け
つけることで外部からみると、見かけ上、命令を強制的
にストツブした動作となるが、割込み処理を開始する前
のデータの退避等の処理中は演算部が使用できることか
ら、このサイクルを利用し、命令を継続し実行する。以
上のように実行中の割込みを停止し、割込み処理を実行
する。割込み処理プログラム中の命令が演算部の実行サ
イクルが一定未満であれば、μＲＯＭ−Ａｌで実行する
が、実行サイクルが一定以上であれば、割込み受理によ
り停止したμＲＯＭＢ群２のうち、番号の若い未使用の
μＲＯＭ−Ｂ＋（またはμＲＯＭ−８２ −−ｕＲＯＭ
−Ｂｎ）を使用する。これはμＲＯＭ選択部７がμＲＯ
Ｍ実行履歴レジスタ６を参照することにより選択される
。μＲＯＭを複数個準備することにより、定レベルまで
の割込みネスティングに対しては高速割込み処理が実現
できる。命令中で命令実行サイクルが長いものは、アプ
リケーションにより差があるが、乗除算命令頻度は低く
、μＲＯＭの数に制限がありでも、ほとんどがμＲＯＭ
−Ａｌで処理されることから、実際の使用にμＲＯＭの
数の制限が影響を及ぼすことはほとんどない。
た場合を考える。実行中の命令が演算部の実行サイクル
が一定サイクル未満、すなわち、μＲＯＭ−Ａの制御下
で実行中のときは命令の最後まで実行し、命令終了信号
線８に信号を発生し、割込みを受理する。従って、割込
み退避動作に入るまでのサイクルは最大でも、現在実行
している演算部の実行サイクルが一定サイクルである命
令のサイクル数となる。次に実行中の命令が演算部の実
行サイクルが一定サイクル以上の場合、すなわち、ｕＲ
ＯＭ−Ｂ＋〜μＲＯＭ−Ｂ，の制御下で実行中のときは
、命令を見かけ上直ちに停止する。これは割込みを受け
つけることで外部からみると、見かけ上、命令を強制的
にストツブした動作となるが、割込み処理を開始する前
のデータの退避等の処理中は演算部が使用できることか
ら、このサイクルを利用し、命令を継続し実行する。以
上のように実行中の割込みを停止し、割込み処理を実行
する。割込み処理プログラム中の命令が演算部の実行サ
イクルが一定未満であれば、μＲＯＭ−Ａｌで実行する
が、実行サイクルが一定以上であれば、割込み受理によ
り停止したμＲＯＭＢ群２のうち、番号の若い未使用の
μＲＯＭ−Ｂ＋（またはμＲＯＭ−８２ −−ｕＲＯＭ
−Ｂｎ）を使用する。これはμＲＯＭ選択部７がμＲＯ
Ｍ実行履歴レジスタ６を参照することにより選択される
。μＲＯＭを複数個準備することにより、定レベルまで
の割込みネスティングに対しては高速割込み処理が実現
できる。命令中で命令実行サイクルが長いものは、アプ
リケーションにより差があるが、乗除算命令頻度は低く
、μＲＯＭの数に制限がありでも、ほとんどがμＲＯＭ
−Ａｌで処理されることから、実際の使用にμＲＯＭの
数の制限が影響を及ぼすことはほとんどない。
発明の効果
以上のように本発明によれば、高速割込み応答を実現で
き、かつシステムスループットの良い割込み装置を提供
することができる。
き、かつシステムスループットの良い割込み装置を提供
することができる。
第１図は本発明の実施例の高速割込み処理装置の構成を
示したブロック図である。 １・・・・・・演算実行サイクルが一定サイクル未満の
命令を処理するμＲＯＭ、２・・・・・・演算実行サイ
クルが一定サイクル以上の命令を処理するμＲＯＭ、３
・・・・・・命令デコーダ、４・・・・・・命令解読情
報、５・・・・・・μＲＯＭ制御部、６・・・・・・μ
ＲＯＭ実行履歴レジスタ、７・・・・・・μＲＯＭ選択
部、８・・・・・・命令終了信号隷。
示したブロック図である。 １・・・・・・演算実行サイクルが一定サイクル未満の
命令を処理するμＲＯＭ、２・・・・・・演算実行サイ
クルが一定サイクル以上の命令を処理するμＲＯＭ、３
・・・・・・命令デコーダ、４・・・・・・命令解読情
報、５・・・・・・μＲＯＭ制御部、６・・・・・・μ
ＲＯＭ実行履歴レジスタ、７・・・・・・μＲＯＭ選択
部、８・・・・・・命令終了信号隷。
Claims (1)
- 演算部の実行サイクルが一定のサイクル未満の命令を動
作させる１組のＲＯＭと、演算部の実行サイクルが一定
のサイクル以上の命令を動作させる複数のＲＯＭとから
構成され、割込み発生時に、演算部の実行サイクルがあ
る一定サイクル未満の命令を実行中には、その命令を最
後まで実行して割込み処理を行ない、演算部の実行サイ
クルがある一定サイクル以上の命令を実行中には、書き
込み動作直前までの処理を行なうと同時に割込み処理を
開始して、この割込み処理で演算部の実行サイクルがあ
る一定サイクル以上の命令を実行する場合は、割込み処
理前に実行していたＲＯＭはその状態を保持し、他のＲ
ＯＭで割込み処理を実行することを特徴とする高速割込
み処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385590A JPH03218531A (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385590A JPH03218531A (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218531A true JPH03218531A (ja) | 1991-09-26 |
Family
ID=11844890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1385590A Pending JPH03218531A (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218531A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474338A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Information processor |
| JPS59144955A (ja) * | 1983-02-08 | 1984-08-20 | Nec Corp | 情報処理装置 |
-
1990
- 1990-01-24 JP JP1385590A patent/JPH03218531A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474338A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Information processor |
| JPS59144955A (ja) * | 1983-02-08 | 1984-08-20 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990044957A (ko) | 데이터 처리기에서의 후속 명령 처리에 영향을 미치는 방법 및장치 | |
| JPH0561692A (ja) | マイクロプロセツサの割込み制御装置 | |
| JPH0650493B2 (ja) | データ処理装置 | |
| JPS60159941A (ja) | 多重レベル優先順位マイクロ割込みコントローラ | |
| US20030037227A1 (en) | Processor enabling exception handling to be set by program | |
| JPH03218531A (ja) | 高速割込み処理装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JP2591200B2 (ja) | プログラム先取り装置 | |
| JPH07244588A (ja) | データ処理装置 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP3493768B2 (ja) | データ処理装置 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS6230452B2 (ja) | ||
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH10143376A (ja) | 情報処理装置 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPH03119429A (ja) | データ処理装置の割込制御方式 | |
| JPH03259339A (ja) | データ処理装置 | |
| JPH01286034A (ja) | 情報処理装置 | |
| JPS62212755A (ja) | チヤネル制御装置 |