JPS6119065B2 - - Google Patents
Info
- Publication number
- JPS6119065B2 JPS6119065B2 JP9801581A JP9801581A JPS6119065B2 JP S6119065 B2 JPS6119065 B2 JP S6119065B2 JP 9801581 A JP9801581 A JP 9801581A JP 9801581 A JP9801581 A JP 9801581A JP S6119065 B2 JPS6119065 B2 JP S6119065B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- register
- unit
- cpu
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
Description
【発明の詳細な説明】
本発明は計算機システム、とくに付加高速演算
装置を備えた計算機システムに関する。
装置を備えた計算機システムに関する。
中央処理装置（以下CPU）に含まれる演算装
置よりもバイト幅の広い高速の演算装置を付加し
て特定の演算、たとえば浮動小数点演算を高速で
行なわせる方式は従来から知られている。このよ
うな装置では、一般に装置の機能仕様を満足する
ためにCPUと付加演算装置との両方の側から書
き込まれるレジスタが存在する。例えば付加演算
装置で浮動小数点演算命令のみを実行し、CPU
内の演算装置で二進、十進および論理演算等の浮
動小数点以外の演算命令を実行する演算装置の場
合、プログラム状態レジスタには上記いずれの演
算命令の結果の状態も格納され、これが以後のプ
ログラムの流れを制御する条件として使用され
る。
置よりもバイト幅の広い高速の演算装置を付加し
て特定の演算、たとえば浮動小数点演算を高速で
行なわせる方式は従来から知られている。このよ
うな装置では、一般に装置の機能仕様を満足する
ためにCPUと付加演算装置との両方の側から書
き込まれるレジスタが存在する。例えば付加演算
装置で浮動小数点演算命令のみを実行し、CPU
内の演算装置で二進、十進および論理演算等の浮
動小数点以外の演算命令を実行する演算装置の場
合、プログラム状態レジスタには上記いずれの演
算命令の結果の状態も格納され、これが以後のプ
ログラムの流れを制御する条件として使用され
る。
従来、この種の演算装置においては、CPU側
にこのレジスタをおき、付加演算装置側からは専
用のデータバスを用いて書込み信号を引込むか、
または付加装置側から書き込むデータは付加装置
内部のワークレジスタに一旦格納し、共通データ
バスを用いてCPUのレジスタに格納し直すのが
通例である。
にこのレジスタをおき、付加演算装置側からは専
用のデータバスを用いて書込み信号を引込むか、
または付加装置側から書き込むデータは付加装置
内部のワークレジスタに一旦格納し、共通データ
バスを用いてCPUのレジスタに格納し直すのが
通例である。
この結果、付加演算装置の演算ごとに付加演算
装置からCPUのレジスタへのデーータ移動が必
要となりこれに要する時間がオーバヘツドロとな
りそれだけ処理時間を長くするという欠点があ
る。
装置からCPUのレジスタへのデーータ移動が必
要となりこれに要する時間がオーバヘツドロとな
りそれだけ処理時間を長くするという欠点があ
る。
本発明の目的は従来の上述の欠点を除去した計
算機システムを提供するにある。
算機システムを提供するにある。
本発明のシステムは、第１の演算装置と主記憶
装置とからなる中央処理装置と前記中央処理装置
に結合される第２の演算装置とを備えてなる計算
機システムであつて、前記計算機システム内でソ
フトウエア実行結果を格納するレジスタとして前
記第１の演算装置内に設けた第１の格納手段と、
前記レジスタと同一レジスタとして前記第２の演
算装置内に設けた第２の格納手段と、前記第１ま
たは第２の格納手段に書込みを行なう書込制御信
号に応答してセツトまたはリセツト状態を取るフ
リツプフロツプと、前記フリツプフロツプの状態
に応答して前記第１または第２のいずれかの格納
手段に格納された内容を選択する選択手段とを有
する。
装置とからなる中央処理装置と前記中央処理装置
に結合される第２の演算装置とを備えてなる計算
機システムであつて、前記計算機システム内でソ
フトウエア実行結果を格納するレジスタとして前
記第１の演算装置内に設けた第１の格納手段と、
前記レジスタと同一レジスタとして前記第２の演
算装置内に設けた第２の格納手段と、前記第１ま
たは第２の格納手段に書込みを行なう書込制御信
号に応答してセツトまたはリセツト状態を取るフ
リツプフロツプと、前記フリツプフロツプの状態
に応答して前記第１または第２のいずれかの格納
手段に格納された内容を選択する選択手段とを有
する。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例の全体を示すブロツ
ク図および第２図はその一部を示すブロツク図で
ある。
ク図および第２図はその一部を示すブロツク図で
ある。
本実施例は、中央処理装置１（以後CPU1）およ
び付加演算装置２からなり、さらに、前記CPU1
は、主記憶装置３、制御記憶１１、シーケンス制
御ユニツト１２、主記憶バツフアユニツト１３、
アドレス変換ユニツト１４、実行ユニツト１５を
含み、また前記付加演算装置２は浮動小数点演算
装置２０を含む。
び付加演算装置２からなり、さらに、前記CPU1
は、主記憶装置３、制御記憶１１、シーケンス制
御ユニツト１２、主記憶バツフアユニツト１３、
アドレス変換ユニツト１４、実行ユニツト１５を
含み、また前記付加演算装置２は浮動小数点演算
装置２０を含む。
さらに、第２図に示すように、前記CPU1の実
行ユニツト１５はレジスタ１５１，１５２、演算
器１５３、プログラム状態レジスタ１５４、選択
指示用フリツプフロツプ１５５（以後FF155）お
よび選択回路１５６を含み、また、前記浮動小数
点演算装置２０は指数レジスタ２００，２０２、
仮数レジスタ２０１，２０３、浮動小数点演算器
２０４およびプログラム状態レジスタ２０５を含
む。
行ユニツト１５はレジスタ１５１，１５２、演算
器１５３、プログラム状態レジスタ１５４、選択
指示用フリツプフロツプ１５５（以後FF155）お
よび選択回路１５６を含み、また、前記浮動小数
点演算装置２０は指数レジスタ２００，２０２、
仮数レジスタ２０１，２０３、浮動小数点演算器
２０４およびプログラム状態レジスタ２０５を含
む。
まず、実行すべきソフトウエア命令は、主記憶
装置３からバツフアユニツト１３を介して読み出
され、実行ユニツト１５の中のソフトウエア命令
レジスタ（図示せず）に格納される。このソフト
ウエア命令はソフトウエア命令デコーダ（図示せ
ず）により解読され、解読された情報がシーケン
ス制御ユニツト１２に供給される。
装置３からバツフアユニツト１３を介して読み出
され、実行ユニツト１５の中のソフトウエア命令
レジスタ（図示せず）に格納される。このソフト
ウエア命令はソフトウエア命令デコーダ（図示せ
ず）により解読され、解読された情報がシーケン
ス制御ユニツト１２に供給される。
各ソフトウエア命令に対応するマイクロプログ
ラムは、制御記憶１１の中に格納されており、制
御ユニツト１２は前記供給された情報に従つて制
御記憶１１から読み出すプログラムの流れを制御
する。かくして、各ソフトウエア命令は、それに
対応するマイクロプログラムの実行という形で処
理され、このマイクロプログラムの各命令を解読
したシーケンス制御ユニツト１２がそれに応じて
前記各ユニツトあるいは付加演算装置を制御する
ことにより実行される。
ラムは、制御記憶１１の中に格納されており、制
御ユニツト１２は前記供給された情報に従つて制
御記憶１１から読み出すプログラムの流れを制御
する。かくして、各ソフトウエア命令は、それに
対応するマイクロプログラムの実行という形で処
理され、このマイクロプログラムの各命令を解読
したシーケンス制御ユニツト１２がそれに応じて
前記各ユニツトあるいは付加演算装置を制御する
ことにより実行される。
さて、今、前記命令デコーダによつて解読され
たソフトウエア命令が浮動小数点掛算命令であつ
たとする。制御ユニツト１２は解読された被乗数
を浮動小数点演算装置２０に含まれるレジスタ２
００および２０１に格納する。この場合にこの被
乗数の指数部は指数部レジスタ２００に、また仮
数部は仮数部レジスタ２０１に格納される。同様
にして指定された乗数の指数部は指数部レジスタ
２０２にまた仮数部は仮数部レジスタ２０３に格
納される。
たソフトウエア命令が浮動小数点掛算命令であつ
たとする。制御ユニツト１２は解読された被乗数
を浮動小数点演算装置２０に含まれるレジスタ２
００および２０１に格納する。この場合にこの被
乗数の指数部は指数部レジスタ２００に、また仮
数部は仮数部レジスタ２０１に格納される。同様
にして指定された乗数の指数部は指数部レジスタ
２０２にまた仮数部は仮数部レジスタ２０３に格
納される。
次に制御ユニツト１２は浮動小数点掛算を開始
すべきことを浮動小数点演算装置２０に指令す
る。この指令がすむと制御ユニツト１２はアドレ
ス変換ユニツト１４を介して次のソフトウエア命
令の先取りを開始する。
すべきことを浮動小数点演算装置２０に指令す
る。この指令がすむと制御ユニツト１２はアドレ
ス変換ユニツト１４を介して次のソフトウエア命
令の先取りを開始する。
一方、浮動小数点演算装置２０は、前記浮動小
数点掛算の開始指令を受けるとそれに従つて、こ
の演算装置２０に含まれる制御記憶（図示せず）
から浮動小数点掛算を実行するためのマイクロプ
ログラムの開始番地のマイクロ命令を読み出し
（浮動小数点掛算マイクロプログラムの開始番地
にジヤンプし）、このマイクロプログラムの各命
令に従つて浮動小数点演算器２０４を制御するこ
とにより浮動小数点掛算を実行する。このマイク
ロプログラムは、この掛算が終了するとその演算
結果に応じてプログラム状態レジスタ２０５の内
容を書き込み、かつ、CPU1の実行ユニツト１５
の中に設けられている選択指示用フリツプフロツ
プ１５５（FF155）をセツトする。
数点掛算の開始指令を受けるとそれに従つて、こ
の演算装置２０に含まれる制御記憶（図示せず）
から浮動小数点掛算を実行するためのマイクロプ
ログラムの開始番地のマイクロ命令を読み出し
（浮動小数点掛算マイクロプログラムの開始番地
にジヤンプし）、このマイクロプログラムの各命
令に従つて浮動小数点演算器２０４を制御するこ
とにより浮動小数点掛算を実行する。このマイク
ロプログラムは、この掛算が終了するとその演算
結果に応じてプログラム状態レジスタ２０５の内
容を書き込み、かつ、CPU1の実行ユニツト１５
の中に設けられている選択指示用フリツプフロツ
プ１５５（FF155）をセツトする。
CPU1の実行ユニツト１５の中には、固定小数
点数の演算を行う演算器１５３およびそれに付随
するレジスタ１５１，１５２およびプログラム状
態レジスタ１５４があり、このプログラム状態レ
ジスタ１５４の出力は選択回路１５６の一方の入
力に供給されている。前記浮動小数点演算装置２
０のプログラム状態レジスタ２０５の出力はライ
ン２０００を介し前記選択回路１５６のもう一方
の入力に供給されている。また、前記FF１５５
がセツトされている場合には、選択回路１５６は
レジスタ２０５側の出力を選択し、この出力をプ
ログラム状態の値を必要とする実行ユニツト１５
の中の論理回路に直接供給する。
点数の演算を行う演算器１５３およびそれに付随
するレジスタ１５１，１５２およびプログラム状
態レジスタ１５４があり、このプログラム状態レ
ジスタ１５４の出力は選択回路１５６の一方の入
力に供給されている。前記浮動小数点演算装置２
０のプログラム状態レジスタ２０５の出力はライ
ン２０００を介し前記選択回路１５６のもう一方
の入力に供給されている。また、前記FF１５５
がセツトされている場合には、選択回路１５６は
レジスタ２０５側の出力を選択し、この出力をプ
ログラム状態の値を必要とする実行ユニツト１５
の中の論理回路に直接供給する。
CPU1中にあるプログラム状態レジスタ１５４
と浮動小数点演算装置２０の中にあるプログラム
状態レジスタ２０５とは、ソフトウエアからは唯
一に定義された同一のレジスタと見なされるレジ
スタである。このため従来装置では、前述のよう
に、付加演算装置側にはレジスタ２０５に相当す
るものを備えておらず演算器２０４の演算結果の
状態データ（演算結果が０か正か、負かオバーフ
ローがあつたか等のプログラムの流れを制御する
ための状態データ）は専用のデータパスを用いて
直接CPU側のプログラム状態レジスタ１５４に
転送するかまたは付加演算装置内部のワークレジ
スタに一旦格納し、共通のデータバスを介して
CPU側のレジスタに格納し直すのが通例であ
る。
と浮動小数点演算装置２０の中にあるプログラム
状態レジスタ２０５とは、ソフトウエアからは唯
一に定義された同一のレジスタと見なされるレジ
スタである。このため従来装置では、前述のよう
に、付加演算装置側にはレジスタ２０５に相当す
るものを備えておらず演算器２０４の演算結果の
状態データ（演算結果が０か正か、負かオバーフ
ローがあつたか等のプログラムの流れを制御する
ための状態データ）は専用のデータパスを用いて
直接CPU側のプログラム状態レジスタ１５４に
転送するかまたは付加演算装置内部のワークレジ
スタに一旦格納し、共通のデータバスを介して
CPU側のレジスタに格納し直すのが通例であ
る。
しかるに、本実施例によるとCPU1と付加演算
装置２との両方の装置内にそれぞれ独立に書き込
むことのできるレジスタ１５４および２０５が個
別に備わつており、FF155をセツトリセツトする
ことにより有効な値が格納されている方のレジス
タの出力信号が選択回路１５６で選択され、プロ
グラム状態レジスタのデータを必要とする論理回
路に直接供給されるので付加演算装置からCPU
のレジスタへのデータ移動が無くなり、これによ
るオーバーヘツドロスを排除し装置のスループツ
トを改善することができる。
装置２との両方の装置内にそれぞれ独立に書き込
むことのできるレジスタ１５４および２０５が個
別に備わつており、FF155をセツトリセツトする
ことにより有効な値が格納されている方のレジス
タの出力信号が選択回路１５６で選択され、プロ
グラム状態レジスタのデータを必要とする論理回
路に直接供給されるので付加演算装置からCPU
のレジスタへのデータ移動が無くなり、これによ
るオーバーヘツドロスを排除し装置のスループツ
トを改善することができる。
また、付加演算装置のデータパスを装置内のレ
ジスタで区切れるので、これを含むデータパスの
遅延時間に余裕をもたせることができる。
ジスタで区切れるので、これを含むデータパスの
遅延時間に余裕をもたせることができる。
なお、FF155をセツトおよびリセツトする信号
としては従来装置で演算器２０４の状態をプログ
ラム状態レジスタに書き込むときに使用する書込
み信号と、演算器１５３の状態をプログラム状態
レジスタに書き込むときに使用する書込み信号と
をそれぞれ使用すればよい。
としては従来装置で演算器２０４の状態をプログ
ラム状態レジスタに書き込むときに使用する書込
み信号と、演算器１５３の状態をプログラム状態
レジスタに書き込むときに使用する書込み信号と
をそれぞれ使用すればよい。
本実施例においては、付加演算装置として浮動
小数点演算装置をとりあげたが、これは一例にす
ぎず、対象をこれに限定するものでないことは明
らかである。
小数点演算装置をとりあげたが、これは一例にす
ぎず、対象をこれに限定するものでないことは明
らかである。
また、本実施例においてはプログラム状態レジ
スタを用いて説明したが、CPUと付加演算装置
の双方から書き込みがなされ、しかもソフトウエ
アからみて唯一に定義された他のレジスタに対し
ても同様に本発明を適用することができる。
スタを用いて説明したが、CPUと付加演算装置
の双方から書き込みがなされ、しかもソフトウエ
アからみて唯一に定義された他のレジスタに対し
ても同様に本発明を適用することができる。
以上のように、本発明を用いると、中央処理装
置と付加演算装置間のデータ移動を効率化して装
置のスループツトを向上させ、また付加演算装置
のデータパスの遅延時間に余裕を生みだすという
効果がある。
置と付加演算装置間のデータ移動を効率化して装
置のスループツトを向上させ、また付加演算装置
のデータパスの遅延時間に余裕を生みだすという
効果がある。
第１図は本発明の計算機システムの一実施例の
全体を示すブロツク図および第２図は前記実施例
の一部を詳細に説明するためのブロツク図であ
る。 図において、１……中央処理装置（CPU1）、２
……付加演算装置、３……主記憶装置、１１……
制御記憶、１２……シーケンス制御ユニツト、１
３……主記憶バツフアユニツト、１４……アドレ
ス変換ユニツト、１５……実行ユニツト、２０…
…浮動小数点演算装置、１５１，１５２……レジ
スタ、１５３……演算器、１５４，２０５……プ
ログラム状態レジスタ、１５５……選択指示用フ
リツプフロツプ（FF155）、１５６……選択回
路、２００，２０２……指数レジスタ、２０１，
２０３……仮数レジスタ、２０４……浮動小数点
演算器。
全体を示すブロツク図および第２図は前記実施例
の一部を詳細に説明するためのブロツク図であ
る。 図において、１……中央処理装置（CPU1）、２
……付加演算装置、３……主記憶装置、１１……
制御記憶、１２……シーケンス制御ユニツト、１
３……主記憶バツフアユニツト、１４……アドレ
ス変換ユニツト、１５……実行ユニツト、２０…
…浮動小数点演算装置、１５１，１５２……レジ
スタ、１５３……演算器、１５４，２０５……プ
ログラム状態レジスタ、１５５……選択指示用フ
リツプフロツプ（FF155）、１５６……選択回
路、２００，２０２……指数レジスタ、２０１，
２０３……仮数レジスタ、２０４……浮動小数点
演算器。
Claims (1)
- １ 第１の演算装置と主記憶装置とからなる中央
処理装置と前記中央処理装置に結合される第２の
演算装置とを備えてなる計算機システムにおい
て、前記計算機システム内でソフトウエア実行結
果を格納するレジスタとして前記第１の演算装置
内に設けた第１の格納手段と、前記レジスタと同
一レジスタとして前記第２の演算装置内に設けた
第２の格納手段と、前記第１または第２の格納手
段に書込みを行なう書込制御信号に応答してセツ
トまたはリセツト状態を取るフリツプフロツプ
と、前記フリツプフロツプの状態に応答して前記
第１または第２のいずれかの格納手段に格納され
た内容を前記レジスタの内容として選択する選択
手段とを有することを特徴とする計算機システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9801581A JPS57212541A (en) | 1981-06-24 | 1981-06-24 | Operational processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9801581A JPS57212541A (en) | 1981-06-24 | 1981-06-24 | Operational processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57212541A JPS57212541A (en) | 1982-12-27 |
| JPS6119065B2 true JPS6119065B2 (ja) | 1986-05-15 |
Family
ID=14207989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9801581A Granted JPS57212541A (en) | 1981-06-24 | 1981-06-24 | Operational processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57212541A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5165033A (en) * | 1983-07-25 | 1992-11-17 | Hitachi, Ltd. | Microprocessor and data processor using the former |
| JPH081604B2 (ja) * | 1983-07-25 | 1996-01-10 | 株式会社日立製作所 | マイクロプロセッサ |
| JPS60214069A (ja) * | 1984-04-02 | 1985-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 処理システム |
-
1981
- 1981-06-24 JP JP9801581A patent/JPS57212541A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57212541A (en) | 1982-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740893A (en) | Method for reducing the time for switching between programs | |
| JPS6313215B2 (ja) | ||
| US4773035A (en) | Pipelined data processing system utilizing ideal floating point execution condition detection | |
| JPS623461B2 (ja) | ||
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6119065B2 (ja) | ||
| US5134698A (en) | Data processing system having a storage controller for transferring an arbitrary amount of data at an arbitrary address boundary between storages | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JPS594049B2 (ja) | コンピュ−タ装置 | |
| JPS5828609B2 (ja) | トクシユメイレイシヨリソウチ | |
| JPS6125166B2 (ja) | ||
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JPS607540A (ja) | 割込制御回路 | |
| JPS6158861B2 (ja) | ||
| EP0305527A1 (en) | High-speed floating point arithmetic unit | |
| JPS629926B2 (ja) | ||
| JP2619416B2 (ja) | エミュレータ | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| SU896625A1 (ru) | Устройство дл обработки данных | |
| JPH0234058B2 (ja) | ||
| JPS617976A (ja) | ベクトル演算処理装置 | |
| JPS6116114B2 (ja) |