SU896625A1 - Устройство дл обработки данных - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ

1

Изобретение.относитс  к вычислительной технике и может быть использовано в системах обработки данных с несколькими уровн ми выполнени  программ.

Известно устройство дл  обработки данных содержащее блок управлени , арифметико-логический блок, блок пам ти , блок командных регистров и блок содержащий один комплект программных .регистров, содержимое которых запоминаетс  в блоке пам ти вс кий раз, когда производитс  прерывание выполн емой программы или обращение к подпрограмме . При возврате из подпрограммы или после прерывани  производитс  восстановление программных регистров путем переписи информации из блока пам ти 1.

Недостаток данных устройств - боль шие затраты времени на осуществление процедур прерывани , перехода к подпрограммам и возврата, требующие многократного обращени  к блоку пам ти дл  запоминани  и восстановлени  пррг раммных регистров, что существенно снижает производительность устройств, особенно при условии большого числа прерывани  программ.

Наиболее близким к предлагаемому  вл етс  устройство дл  обработки данных, содержащее блок управлени , арифметико-логический блок, блок пам ти , регистр команд, операционный регистр, блок, включающий в себ  N комплектов программных регистров, блок регистра состо ни  с дешифратором состо ни  на выходе, блок преры10 вани  программ, дешифратор кода операций и вентильные схемы на выходе дешифратора кода операций, причем выходы дешифратора кода операций соединены через вентильные схемы с пер15 вым входом блока прерывани  программ, на второй вход блока прерывани  .программ поступают сигна.пы прерывани , выход блока прерывани  соединен со входом блока регистра состо ни , вы20 ход которого соединен с дешифратором состо ни , каждый выход дешифратора состо ни  соединен с соответствующим комплектом программных регистров. Комплекты программных регистров - это

25 регистры дл  информации, котора  используетс  дл  выпо.пнени  данной инструкции программы и нужна также длЛ выполнени  следующих инструкций этбм программы.Каждый из комплектов служит

30 дл  выполнени  отдельной программы . N комплектов программных регистров обеспечивают выполнение N программ. Така  организаци  устройства дл  обработки позвол ет осуществл ть пре рывание программ без запоминани  содержимого программных регистров, путем перехода к работе с другим компт лектом программных регистров 1. Недостатком известного устройства  вл етс  большой объем оборудовани  дл  реализации блока программньах регистров , поскольку число комплектов дб жно быть равно максимально возмож ному числу уровней прерывани . Кроме того, в устройстве отсутствуют средства , обеспечивающие использование комплектов программных регистров не только при гпрерывани х программ, но и при работе с подпрограммами, что не позвол ет осуществл ть преход к подпрограммам без запоминани  содер1КИМОГО программных регистров в блоке пам ти и возврат из по ;программ без их восстановлени . Цель изобретени  - снижение объем оборудовани  блока программных регис ров при реализации многоуровневого выполнени  программ. Указанна  цель достигаетс  тем, что в устройство дл  обработки данных , содержащее регистр команд, буферный регистр, блок приоритета, арифметико-логический блок, блок пам ти , дешифратор состо ний, блок управлени  и блок программных регистро управл ющие входы блока программных регистров подключены к соответствующим выходам блока управлени , разреш ющие входы блока программных регистров подключены к- соответствующим выходам дешифратора, состо ний, информационный вход блока программных регистров соединен с выходом блока пам ти, выходом арифметико-логического . блока, входом регистра команд и входом буферного регистра, выход блока программных регистров подключен ко входу блока пам ти и первому информа ционному входу арифметико-логического блока, второй информационный вход которого соединен с выходом буферного регистра и управл ющим выходом ре гистра команд, выход кода операции которого соединен со входом дешифратора команд, вход блока приоритета подключен ко входу прерываний устрой ства, введены блок анализа условий прерывани , реверсивный счетчик и ре гистр стека,причем выход регистра ст ка подключен ко второму информационному входу арифметико-логического блока, выход блока приоритета подклю чен ко входу приоритета прерываний блока.: анализа условий прерывани , входы кода операции перехода к подпрограмме и кода операции возврата которого подключены к выходам кода операции перехода к подпрограмме и кода операции возврата дешифратора команд, выход кода операции которого подключен ко входу блока управлени , выход синхронизации которого подключен , -ко входу синхронизации блока анализа условий прерывани , выходы пр мого и обратного счета которого подключен к соответствующим входам пр мого и обратного счета реверсивного счетчика, вход сброса которого соединен с выходом сброса блока управлени , выход управлени  стеком блока анализа условий прерывани  подключен ко входу регистра стека и входу буферного регистра, выход признака заполнени  блока программных регистров дешифратора состо ний подключен ко входу признака заполнени  блока программных регистров блока анализа условий прерывани . Блок анализа условий прерывани  содержит три элемента ИЛИ., п ть элементов И и два триггера, причем первый вход первого элемента ИЛИ подключен ко входу приоритета Прерываний блока, а второй вход - ко входу кода операции перехода к подпрограмме , выход которого подключен к первому входу первого элемента И, третьему входу второго :элемента И -и первому входу третьего элемента И, выход которого подключен к первому входу второго элемента ИЛИ, ко второму входу которого подключен пр мой выход второго триггера, инверсный выход которого подключен к третьему входу четвертого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом п того элемента И, первый вход которого соединен со входом кода операции возврата и вторым входом четвертого элемента И, а второй вход - с инверсным выходом первого триггера и вторым входом первого элемента И,выход которог о .. подключен к выходу пр мого счета блока,выход второго элемента И соединен с установочным входом второго триггера , пр мой выход первого триггера подключен к первому входу второго элемента И, второму входу третьего элемента ii и первому входу четвертого элемента И, вход синхронизации первого тригrepa подключен ко входу синхронизации блока и второму входу второго элемента И, информационный вход первого триггера подключен ко входу признака запрлнени  блока программных регистров блока, выход второго элемента ИЛИ подключен к выходу управлени  стеком блока, а выход третьего элемента ИЛИ подключен к выходу обратно- го счета блока На фиг. 1 изображена структурна  схема устройства дл  обработки данных дл  случа  четырех комплектов программных регистров; на фиг. 2 - схема блока анализа условий прерывани ; на фиг. 3 - структурна  схема блока управлени  ; на фиг. 4 - график зависимости Я от t .

Устройство (фиг. 1) содержит блок 1 управлени , дешифратор 2 кода операции , регистр 3 команд, линии 4 дл  выбора регистров, блок 5 программных регистров, состо щий из четырех комплектов: 1 - с 6 по 9, П - с 10 по 1 Ш - с 14 по 17, 1У - с 18 по 21, реверсивный счетчик 22, блок 23 пам ти : блок 24 анализа условий прерывани , блок 25 приоритета, регистр 26 стека буферный регистр 27, арифметико-логический блок 28, дешифратор 29 состо ний .

В общем случае в состав предлагаемого устройства дл  обработки данных вход т N комплектов программных регистров по п регистров в кёикдом. В соответствии с этим дешифратор 29 . состо ни  должен иметь N выходов, реверсивный счетчик 22 должен обеспечить пересчет N состо ний, а блок управлени  1 должен иметь п управл ющих шин 4 (вариант устройства дл  обработки данных с четырьм  комплектами программных регистров по четыре регистра в каждом).

В состав блока анализа условий прерывани  (фиг.2) вход т триггер 30 признака работы с четвертым комплектом программных регистров 18-21, триггер 31 признака зан тости стека, элементы ИЛИ 32 - 34, элементы И 3539 , вход 40 приоритета прерываний, вход 41 кода операции перехода к подпрограмме , вход 42 признака работы с четвертым ; комплектом программных регистров,вход 43 кода операции возврата , вход 44 сброса,вход 45 синхронизации , выходы 46 и 48 модифика:ции счетчика и выход 4/ признака работы со стеком.

Микропрограммный асинхронный блок управлени  состоит из коммутатора 49 адреса, пам ти 50 и регистра 51 микрокоманды, дешифратора 52 управл ющих сигналов и узла 53 синхронизации . На первый вход коммутатора 49 микрокоманды по линии 54 поступает код команды из дешифратора кода команды. Этот вход используетс  дл  занесени  начального адреса мик-, ропрограммы, соответствующего коду команды. На второй вход коммутатора 49 поступает адрес следующей микрокоманды из регистра 51. Адрес микрокоманды из коммутатора 49 поступает в пам ть 50, откуда считанна  .микрокоманда поступает в. регистр 51. Часть микрокоманды, содержаща  адрес следующей микрокоманды, поступает на второй вход коммутатора 49, остальна  часть поступает в дешифратор 52 управл ющих сигналов, который вырабатывает , в частности, сигналы обращени  к программным регистрам, установки реверсивного счетчика в произвольное состо ние, незан тости, стека

Синхронизирует работу всех узлов блока управлени  узел 53 синхронизации. При инициализации устройства обработки данных блок 1 управлени  сбрасывает реверсивный счетчик 22 в нулевое состо ние, на выходе дешифратора 29 состо ни  вырабатываетс  сигнал работы с первым комплектом программных регистров 6-9 и все вре . м  до поступлени  сигнала прерывани  или команды перехода к подпрограмме текуща  программа использует регистр 6-9 первого комплекта. Кроме того, блок 1 управлени  сигналом, поступающим на блок 24 анализа условий прерывани  по входу 44,сбрасывает триггер 31 зан тости стека, сигнал, поступающий на блок 24 анализа условий прерывани  по входу 42 Из дешифратора 2 кода операций, по синхросигналу 45 устанавливает триггер 30 признака работы с четвертым комплектом Программных регистров 18-21 в нулевое состо ние , если блок 25 приоритета вырабатывает сигнал прерывани  программ, то он поступает на вход 40 блока 24 анализа условий пре илвани  и через элемент ИЛИ 32 подаетс  на первый вход элемента И 35. Поскольку тригге 30 находитс  в сброшенном состо нии, то на второй вход элемента И 35 подаетс  (Разрешающий сигнал, в результате чего на выходе 46 формируетс  сигнал модификации счетчика состо ни  на плюс один. Аналогично блок 24 анализа условий прерывани  работает при поступлении с дешифратора 2 кода операций на вход 41 сигнала, соответствукйцего коду команды перехода к подпрограмме. Далее программа работает с использованием прогрс1ммных регистров второго комплекта.

Если приходит сигнал прерывани  или перехода, блок 24 анализа условий прерывани  аналогично вырабатывает новый сигнал модификации реверсивного счетчика 22 на плюс один, определ   дальнейшую работу програмг-пл с третьим комплектом программных регистров 14 -17.

Claims (2)

1. Если наполн етс  команда возврата после прерывани  или возврата из подпрограммы , то из дешифратора 2 кода операции поступает сигнал на вход 43 блока 24 анализа условий прерывани , где он через элемент И 39, на второй вход которого подаетс  разрешающий сигнал с триггера 30, подаетс  на вход элемента ИЛИ 34, вырабатывающего сигнал модификации реверсивного счетчика 22 на минус один г Реверсивный счетчик 22. возвращаетс  в предшествующее состо ние (в данном случае в начальное), и устройство переходит к продолжению программы, состо ние которой было заполнено в первом комплекте регистров. Таким образом., работает блок анализа условий прерывани  24, если текуща  программа работает с одним из первых трех комплектов блока 5 программных регистров. Переход от третьего комплекта к четвертому характеризуетс  установкой триггера 30 в блоке 24 анализа .условий прерывани  в единичное соото ние по совпадению двух сигналов: сигнала, поступающего на вход 42 из дешифратора 29 состо ни , и синхросигнала 45. Если при работе с четвер тым комплектом :18 - 21, происходит прерывание или переход, то элемент И 37 вырабатывает признак работы со стеком, выдаваемый через элемент ИЛИ 33 с выхода 47, элемент И 36 вырабатывает сигнал установки триггера 31 зан тости стека, а выработка сигналов модификации блокируетс  триггеро 30. Анализиру  признак работы со сте ком, блок управлени  организует перепись содержимого всех или части ре гистров четвертого комплекта в стек модифицирует значение регистра 26 стека и передает управление новой программе, котора  использует регист ры четвертого комплекта. При дальнейших прерывани х (переходах) содер жимое регистров четвертого комплекта также запоминаетс  в стеке блока 23пам ти с одновременной модификаци ей регистра 26 стека. Така  организаци  позвол ет выполн ть программы практически на любом числе уровней, ограничиваемом лишь объемом стека. При выполнении команд возврата анализируетс  признак работы со стеком и при наличии его организуетс  перепись содержимого регистров ранее прерванной прогрг«ммы из верхушйи сте ка в регистры четвертого комплекта и и продолжение выполнени  этой программы . Е конце выполнени  команды возврата с участием стека анали ируетс  равенство содержимого регистра 26 стека начальному адресу стека, и случае равенства блок 1 управлени  подает на .вход 44 блока 24 анализа условий прерывани  сигнал, сбрасываю пЬйй триггер 31 зан тости стека. Если теперь поступает сигнал прерывани  или команды перехода, то, как было описано выше, блок 24 анализа условий /.прерывани  .формирует признак работы со стеком и блокирует выработку сигналов модификации реверсив ного счетчика 22. Если же дешифратор 2 кода операции вырабатывает си нал, соответствующей коман1;ё возвра та, он поступает на вход 43 блока 24анализа условий прерывани , где через элемент И 38, открытый разреШсшидими сигнсшами с триггеров 30 и 31, поступает на элемент -ИЛИ 34, который формирует сигнал модификации реверсивного счетчика 22 на минус один. При этом признак работы со стеком не вырабатываетс , так как триггер 31 зан тости сброшен. Таким образом, предлагаемое техническое решение по сравнению с известным позвол ет в услови х многоуровневого режима выполнени  программ существенно сократить объем оборудовани  блока программных регистров за счет некоторого увеличени  времени перехода от программы к программе (при выполнении:. процедур прерывани  и возврата), причем технико-экономическа  эффективность возрастает с увелргчением общего числа программных уровней. Формула изобретени  1. Устройство дл  обработки данных, содержащее регистр команд, буферный регистр, блок приоритета, арифметикологический блок, блок пам ти, дешифратор состо ний, блок управлени  и блок программных регистров, управл ющие входы блока .программных регистров подключены к соответствующим выходам блока управлени , разрешающие входы блока программных регистров подключены к соответствукицим выходам дешифратора состо ний, информационный вход блока программных регистров соединен с выходом блока пам ти , выходом арифметико-логического блока, входом регистра команд и входом буферного регистра, выход блока программных регистров подключен ко входу блока Пс1м ти и первому информационному входу арифметико-логического блока, второй информационный . вход которого соединен с выходом буферного регистра и управл ют выходом регистра команд, выход кода операции которого соединен со входом дешифратора команд, вход блока приоритета подключен ко входу прерываний устройства, отличающеес   тем, что, с целью сокращени  оборудовани  при реализации много- уровневого режима выполнени  программ, в него введены блок анализа условий прерывани , реверсивный счетчик и регистр стека, причем выход регистра стека подключен ко второму информационному входу арифметико-логического блока, выход блока приоритета подключен ко входу приоритета прерываний блока анализа условий прерывани  , входы кода операции перехода к подпрограмме и кода операции возврата которого подключены к выходам кода операции перехода к подпрогремме и кода операции возврата дешифратора команд, выход кода операции которого подключен ко входу блока управлени , выход синхронизации которого подключен ко входу синхронизации блока анализа условий прерывани , выходы пр мого и обратного счета которого подключены к соответствующим входам пр мого и обратного счета реверсивного счетчика, вход сброса которого соединен с выходом сброса блока управлени . выход управлени  стеком блока анализ условий прерывани  подключен ко вхо ду регистра стека и входу буферного регистра, выход признака заполнени  блока программных регистров дешифратора состо ний подключен ко входу признаказаполнени  блока программны регистров блока анализа условий прерывани . 2. Устройство по п. I,отличающеес  тем, что блок анализа условий прерывани  содержит три элемента ШШ, п ть элементов И, и дв триггера , причем первый вход первого элемента ИЛИ подключен ко входу приоритета прерываний блока, а второй вход - ко входу кода операции перехода к подпрограмме, выход которого подключен к первому входу первого элемента И, третьему входу второго элементаИ и первому входу третьего элемента И, выход которого под ключей к первому входу второго элемента ИЛИ, ко второму входу которого подключен пр мой выход второго триггера , инверсный выход которого подключен к третьему входу четвертого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, втоЕЮй вход которого соединен с выходом п того элемента И, первый вход которого соединен со входом кода операции возврата и вторым входом четвертого элемента И, а второй вход - инверсным выходом первого триггера и вторьм входсм первого элемента И, выход которого подключен к выходу пр мого счета блока, выход второго элемента И соединен с установочным входом второго триггера, пр мой,выход первого триггера подключен к первому входу второго элемента И, второму входу третьего элемента И и первому входу четвертого элемента И, вход синхронизации первого триггера подключен ко входу синхронизации блока и второму входу второго элемента И, информационный вход первого триггера подключен ко входу признака заполнени  блока программных регистров блока, выход второго элемента ИЛИ подключен к выходу управлени  стеком блока, а выход третьего элемента ИЛИ подключен к выходу обратного счета блока. Источники информации, прин тые во внимание при экспертизе 1.Каган Б.М. Электронные вычислительные машины и системы. М., Энерги  , 1979, с. 300.
2. 2.Патент США 3373408,кл. 340 172 , 1972 (прототип).