RU1797108C

RU1797108C - Арифметическое устройство с микропрограммным управлением

Info

Publication number: RU1797108C
Application number: SU904802918A
Authority: RU
Inventors: Владимир Львович Волковыский
Original assignee: Рязанский Радиотехнический Институт
Priority date: 1990-03-16
Filing date: 1990-03-16
Publication date: 1993-02-23

Abstract

Изобретение относитс к области вычислительной техники и может быть исполь- зовано при построении процессоров, выполн ющих операции двоичной и дес тичной арифметики. Целью изобретени вл етс повышение быстродействи . Устройство содержит группу двоичных операционных блоков 1-4, регистр 5 и мультиплексор 6. 2 ил.

Description

%7

U

/ bvMJ

/ f ФФ

-&

CL

л

г

сз

/ v

л

Выход

М

ВходЗ$о

4 Ю Х4

О 00

Фцг.1

Изобретение относитс к области вычислительной техники и может использоватьс в ЭВМ с двоичной и дес тичной арифметикой.

Известны арифметические устройства (АУ) на основе 4-разр дных двоичных операционных блоков с микропрограммным управлением , выполненных в виде микропроцессорных секций (МПС). Таков, например, процессор ЭВМ СМ-1420. В него вход т арифметический модуль на базе 4-х МПС типа Е18.4ВС2 и микропрограммное устройство управлени . Недостатком этого и подобных устройств вл етс низка производительность при выполнении дес тичных операций из-за отсутстви в МПС средств дес тичной коррекции.

Известны также устройства на базе 4- разр дных блоков, имеющих дес тичные операции, таких как микросхемы К1800ВС1. Их использование не всегда возможно или желательно, так как блоки без дес тичных операций могут иметь лучшие характеристики - наличие внутренней пам ти, надежность , температурный диапазон и т.п.

Наиболее близким к предлагаемому техническому решению вл етс арифметическое устройство (операционный блок), описанный в кн. под ред.В.Г.Колесникова Проектирование УЧ на комплектах микро- программируемых БИС, рис. 2.7, Устройство содержит 4 двоичных 4-разр дных МПС, соединенных по цеп м сдвига и переноса, схему ускоренного переноса, схему управлени состо нием и сдвигами, регистры входных и выходных данных. Недостатком устройства - низкое быстродействие при выполнении дес тичных операций, так как отсутствие цепей дес тичной коррекции приводит к длинным микропрограммам по- тетрадной обработки дес тичных данных. Так дл реализации дес тичного сложени требуетс как минимум 2 + К микрокоманд, где К - число тетрад дес тичного кода.

Целью изобретени вл етс повышение быстродействи при выполнении дес тичных операций на двоичных операционных блоках.

Арифметическое устройство с микропрограммным управлением содержит группу двоичных операционных блоков, которые могут быть реализованы, например, на микросхемах типа К1804ВС2, в количестве п/4, где п - разр дность информации. Первые и вторые информационные входы и выходы блоков вл ютс соответственно первым и вторым информационными входами и выходом устройства. Вход задани вида операции устройства соединен со входами задани вида операции двоичных операционных блоков группы. Выход переноса k- ого блока -соединен со входом переноса k+T-ro блока, где k 1 - п/4-1.

С целью повышени быстродействи в

устройство, в отличие от прототипа введены регистр и мультиплексор. Адресный вход и вход задани дес тичных операций устройства соединены соответственно с первым информационным и управл ющим входами

мультиплексора. Выходы переносов двоичных операционных блоков группы соединены со входами разр дов регистра, выходы разр дов которого соединены с соответствующими разр дами второго информацион5 ного входа мультиплексора, выходы разр дов которого соединены сог входами задани направлени приема соответствующих операционных блоков. Совокупность перечисленных отличительных признаков

0 обеспечивает возможность выбора источника кода дес тичной коррекции дл каждой тетрады в отдельности, что позвол ет выполн ть операцию не более чем за три микрокоманды , независимо от разр дности.

5 при этом быстродействие по сравнению с прототипом при выполнении, например дес тичного сложени , повышаетс вдвое при сложении 4-разр дных чисел, в три раза при сложении 7-разр дных и т.д.

0 Изобретение иллюстрируетс на примере устройства дл обработки 16-разр дных двоичных или -4разр дных дес тичных чисел , схема которого представлена на фиг. 1 .АУ содержит группу из двоичных операци5 онных 4-разр дных блоков 1-4, В устройство также вход т регистр запоминани переносов РЗП 5 и двувходовой мультиплексор М 6, разр дность которого равна числу блоков.

0 Первые и вторые информационные входы блоков 1-4 и их выходы вл ютс соответственно первым и вторым информационными входами устройства И ВХЧ, ИВХ2 и выходом устройства. Блоки

5 могут выполн ть двоичные операции над данными, поступающими с входов ИВХ1, ИВХ2 или записанными в их внутренней пам ти. Выходы переносов С2, СЗ, С4 блоков 2, 3, 4 соединены соответственно со

0 входами переносов блоков 1, 2, 3. Вход задани вида операции ВхЗВО соединен со входами задани операции двоичных операционных блоков группы. Адресный входАВх и вход задани дес тичной операции

5 ВхЗДО соединены соответственно с первым информационным (вход А) и управл ющим входами мультиплексора б. Выходы переносов С1, С2, СЗ, С4 операционных блоков соединены с входами разр дов РЗП 5. Выходы разр дов РЗП соединены с соответствующими разр дами второго информационного входа (вход В) мультиплексора 6. Выходы разр дов мультиплексора Ml, М2, МЗ, М4 соединены со входами задани направлени приема (выбора источника операнда) соответствующих двоичных операционных блоков группы.

На фиг. 2 показан пример схемы одного операционного блока с триггером запоминани переноса, вход щего в состав РЗП, и одним разр дом мультиплексора. В блок вход т регистровое запоминающее устройство (РЭУ) 7, выходы которого соединены со входами регистров РгА, РгВ 8, 9, мультиплексоры операндов (М1, М2) 10.11, выхо- ды которых соединены со входами арифметико-логического устройства (АЛУ) 12, выход которого соединен с входом РЗУ и выходом блока. Информационные входы мультиплексора 10 соединены соответст- венно с выходами РгА и первым информационным входом, информационные входы мультиплексора 11 соединены соответственно с выходами РгВ и вторым информационным входом. Выход переноса Ск АЛУ 12 соединены с входом триггера Т 13, выход которого соединен со вторым информационным входом разр да мультиплексора Мк 14, выход которого подключен к управл ющему входу мультиплексора 10, а первый информационный и управл ющий входы соединены соответственно с адресным входом АВх и входом задани дес тичной операции ВхЗДО.

Работу устройства рассмотрим на при- мере сложени двух дес тичных чисел, записанных в регистрах РЗУ, которые обозначим Р1 и Р2. При этом будем считать, что при Мк 1 через мультиплексор М1 к АЛУ подключаетс выход РгА, а при М 0

Claims

Формула изобретени Арифметическое устройство с микропрограммным управлением, содержащее группу двоичных операционных блоков, причем первые и вторые информационные входы , выходы двоичных операционных блоков группы вл ютс соответственно первым и вторым информационными входами и выходом устройства, вход задани вида операции которого соединен с входами задани вида операции двоичных операционных блоков

группы, выход переноса К-ого (К - -%-1, пколичество разр дов информации) двоичного операционного блока группы соединен с входом переноса (К+1)-го двоичного операцион- первый информационный вход, который может быть св зан, например, с полем константы микрокоманды.

По первой микрокоманде задаетс сложение Р1 с кодом 6666. поступающим с первого информационного входа. При этом сигналы АВх 1, ВхЗДО 0. Сигналы Ml М2 МЗ М4 1 обеспечивают выбор кода 6666 в качестве первого операнда.

Втора микрокоманда задает прибавление к Р1 второго слагаемого из Р2. Возникающие межблочные переносы С1, С2, СЗ, С4 фиксируютс в РЗП 5.

По третьей микрокоманде из Р1 вычитаетс код коррекции, При этом сигнал ВхЗДО 1. Поэтому выбор источника первого операнда осуществл етс дл каждого блока в отдельности в зависимости от состо ни РЗП из пол константы 6666 МК через ИВх1 или из адресуемого регистра РЗУ, в котором записан код 0000. Так при состо нии РЗП 0011 код коррекции дл двух старших тетрад выбираетс с ИВх1, а дл двух младших

- из регистра РЗУ, то есть примет значение 6600.

Ниже приводитс пример сложени дес тичных чисел 3458 и 4089. Микрокоманда 1:0011 0100 0101 1000 +

0110 0110 0110 0110

Микрокоманда 2: +

1001 1010 1011 1110

Микрокоманда 3: 0100 0000 10000111 1101 1011 0100 0111 (Код переноса 0011)

0110 0110 0000 0000

0111 0101 0100 0111 7547.

ного блока группы, отличающеес тем, что, с целью повышени быстродействи , оно содержит регистр и мультиплексор, причем адресный вход и вход задани дес тичных операций устройства соединены соответственно с первым информационным входом и с управл ющим входом мультиплексора , выходы переносов двоичных операционных блоков группы соединены с входами разр дов регистра, выходы разр дов которого соединены с соответствующими разр дами второго информационного входа мультиплексора, выходы разр дов которого соединены с входами задани направлени приема соответствующих двоичных операционных блоков группы.