JPS61105789A - 磁気バブル制御回路 - Google Patents
磁気バブル制御回路Info
- Publication number
- JPS61105789A JPS61105789A JP59225120A JP22512084A JPS61105789A JP S61105789 A JPS61105789 A JP S61105789A JP 59225120 A JP59225120 A JP 59225120A JP 22512084 A JP22512084 A JP 22512084A JP S61105789 A JPS61105789 A JP S61105789A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic bubble
- control circuit
- circuit
- mode
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気バブルメモリ装置に関するものであり、よ
り特定的にはROMモードにおいて磁気バブルデバイス
の初期化を自動的に行うようにした磁気バブル制御回路
に関する。
り特定的にはROMモードにおいて磁気バブルデバイス
の初期化を自動的に行うようにした磁気バブル制御回路
に関する。
磁気バブルメモリ装置は磁気バブル制御回路と磁気バブ
ルデバイスとから構成され、磁気バブル制御回路に接続
されたホスト側からの指令に応答して磁気バブル制御回
路が磁気バブルデバイスを作動させる。磁気バブルデバ
イスは一般にメジャー・マイナー構成をとりマイナール
ープを磁気バブルの記1a媒体として記憶又は転送する
ループ部と該ループ部を作動さ−Uるファンクションジ
ェネレータ等を含むリニヤ回路部とから構成されている
。従っ゛ζI−記硼気バプル制御回路は−に記すニヤ回
路部に制御指令を与えて所要の磁気バブル駆動動作を行
わ・口ている。尚、一般に1つの磁気バブル制御回路で
複数の磁気バブルデバイスを制御する場合が多い。
ルデバイスとから構成され、磁気バブル制御回路に接続
されたホスト側からの指令に応答して磁気バブル制御回
路が磁気バブルデバイスを作動させる。磁気バブルデバ
イスは一般にメジャー・マイナー構成をとりマイナール
ープを磁気バブルの記1a媒体として記憶又は転送する
ループ部と該ループ部を作動さ−Uるファンクションジ
ェネレータ等を含むリニヤ回路部とから構成されている
。従っ゛ζI−記硼気バプル制御回路は−に記すニヤ回
路部に制御指令を与えて所要の磁気バブル駆動動作を行
わ・口ている。尚、一般に1つの磁気バブル制御回路で
複数の磁気バブルデバイスを制御する場合が多い。
このような磁気バブル制御回路における制御動作として
は、一般に「デバイスモード」かF ROM:[−11
かのいずれかにより行なわれている。デバイスモードと
は、磁気バブルデバイスを作動さ−するに当って、予め
、その磁気バブルデバイス内のマイナーループの1つで
あるブートループに書込れた不良ループ情報等を読出し
て、アクセス可能なマイナーループ等を磁気バブル制御
回路に記(、!−ILLめ、その後のアクセスに利用す
るものである。一方ROMモー1−とは、磁気バブル制
御回路内に設けたROM (ツー1オンリーメモリ)に
各磁気へプルデバイス毎の不良マイナーループ情報を記
憶せしめると共に、ハソファメモリ内に各デバイスのル
ープの停止1−位置を記憶せしめておくものである。す
なわち、ROMモードにおいては、直接ブートループの
読出しを行なわず、過去の各磁気バブルメモリデバイス
の作動状態を1−記憶。
は、一般に「デバイスモード」かF ROM:[−11
かのいずれかにより行なわれている。デバイスモードと
は、磁気バブルデバイスを作動さ−するに当って、予め
、その磁気バブルデバイス内のマイナーループの1つで
あるブートループに書込れた不良ループ情報等を読出し
て、アクセス可能なマイナーループ等を磁気バブル制御
回路に記(、!−ILLめ、その後のアクセスに利用す
るものである。一方ROMモー1−とは、磁気バブル制
御回路内に設けたROM (ツー1オンリーメモリ)に
各磁気へプルデバイス毎の不良マイナーループ情報を記
憶せしめると共に、ハソファメモリ内に各デバイスのル
ープの停止1−位置を記憶せしめておくものである。す
なわち、ROMモードにおいては、直接ブートループの
読出しを行なわず、過去の各磁気バブルメモリデバイス
の作動状態を1−記憶。
ファメモリに更新しておくものである。
磁気バブルメモリ装置が電源投入時A、l目こおい−と
、各磁気バブルデバイスが所定のページjニア iij
’、になっていることが必要である。ずなわら、ページ
が4’(意の位置にある場合、特に磁気バブル制御回路
内のへソファ内に記1#された値と実際の磁気バブルの
ループ位置に差異があると、全く対応のつかない情報を
アクセスすることになるからである。
、各磁気バブルデバイスが所定のページjニア iij
’、になっていることが必要である。ずなわら、ページ
が4’(意の位置にある場合、特に磁気バブル制御回路
内のへソファ内に記1#された値と実際の磁気バブルの
ループ位置に差異があると、全く対応のつかない情報を
アクセスすることになるからである。
このため、従来デバイスモードにおいては、パワーオン
リセット後又は通常のリセット後、の続出し及び書込み
命令人力時、またはアクセスデハ2 ・イスがt、lJ
換る時に、まずシー[ループを読み出し、7i1り1ビ
スされたう−ハ・イスの不良ループデータと8、ページ
位置を示すデータとを磁気バブル制御回路に記1a甲し
め、磁気バブルメモリデバイスと、制御回路とのページ
位置の同4」をとっている。
リセット後又は通常のリセット後、の続出し及び書込み
命令人力時、またはアクセスデハ2 ・イスがt、lJ
換る時に、まずシー[ループを読み出し、7i1り1ビ
スされたう−ハ・イスの不良ループデータと8、ページ
位置を示すデータとを磁気バブル制御回路に記1a甲し
め、磁気バブルメモリデバイスと、制御回路とのページ
位置の同4」をとっている。
−h−2ROMモート′においては前述の如<、!1(
′本的にブー1−ループ読出し動作を行うようにはなっ
ていないので、に記自動同期動作はとれない。従って、
従来、パワーオン後、又はリセット後、ホスト側で初回
動作を処理として初期動作用の信号又11命イ)を磁気
バブル制御回路へ送出することに11、ν)シー1ルー
プを読出し7、そのフォーマツ1−チェックをし、ブー
トループの動作に伴い、他のマイナーループの10」ペ
ージの頭出しを行ない、磁気バブルデバイスと制御回路
との同期をとっていた。。し7かしながら、“かかる初
期動作処理をホスト側、すなわち各ユーザー側で行なわ
せることは、第1にユーリーー例の負担となること、第
2にしばしばユーザー側が誤った処理を行う場合が生ず
ること等から問題となっている。
′本的にブー1−ループ読出し動作を行うようにはなっ
ていないので、に記自動同期動作はとれない。従って、
従来、パワーオン後、又はリセット後、ホスト側で初回
動作を処理として初期動作用の信号又11命イ)を磁気
バブル制御回路へ送出することに11、ν)シー1ルー
プを読出し7、そのフォーマツ1−チェックをし、ブー
トループの動作に伴い、他のマイナーループの10」ペ
ージの頭出しを行ない、磁気バブルデバイスと制御回路
との同期をとっていた。。し7かしながら、“かかる初
期動作処理をホスト側、すなわち各ユーザー側で行なわ
せることは、第1にユーリーー例の負担となること、第
2にしばしばユーザー側が誤った処理を行う場合が生ず
ること等から問題となっている。
従って、かかるROMモードにおける初期動作処理がユ
ーザー側に負担をかけずに行えるようにすることが要望
されている。
ーザー側に負担をかけずに行えるようにすることが要望
されている。
〔問題を解決するための手段及び作用〕本発明において
は、例えば第1図に図示の如く、ホスト側1からの指令
に応答し磁気バブルリニア部3〜5を駆動制御する磁気
バブル制御回路2であって、ROMモードにおいて電源
オン時5又はリセット信号に応答し前記磁気バブルデバ
イスを初期状態にする手段23.24を具Mfiするこ
とを特徴とする、磁気バブル制御回路が提(1される。
は、例えば第1図に図示の如く、ホスト側1からの指令
に応答し磁気バブルリニア部3〜5を駆動制御する磁気
バブル制御回路2であって、ROMモードにおいて電源
オン時5又はリセット信号に応答し前記磁気バブルデバ
イスを初期状態にする手段23.24を具Mfiするこ
とを特徴とする、磁気バブル制御回路が提(1される。
すなわち、本発明においては、I? OM干−1の場合
、電源オン時又はリセット時に、磁気バブル制御回路で
、デバイスモートと同様の初回動作を行なわせるもので
ある。
、電源オン時又はリセット時に、磁気バブル制御回路で
、デバイスモートと同様の初回動作を行なわせるもので
ある。
本発明の実施例について添付図面を参照して下記に述べ
る。
る。
第1図は本発明の一実施例としての磁気バブルメモリ装
置の構成を示す。第1図において、1はホスi・側、ず
なわちポストCP4J、2は磁気バブル制御回路2.3
〜5ば複数の磁気バブルリニア部を示ず。磁気バブルリ
ニア部3〜5の各々は、ファンシづンシエネIノータ等
を有するリニヤ回路部31〜51と、メジャー/マイナ
ーループ構成で実際に磁気バブルを発生、記す、a、転
送、読出しを行うデバイス32〜52で構成されている
。
置の構成を示す。第1図において、1はホスi・側、ず
なわちポストCP4J、2は磁気バブル制御回路2.3
〜5ば複数の磁気バブルリニア部を示ず。磁気バブルリ
ニア部3〜5の各々は、ファンシづンシエネIノータ等
を有するリニヤ回路部31〜51と、メジャー/マイナ
ーループ構成で実際に磁気バブルを発生、記す、a、転
送、読出しを行うデバイス32〜52で構成されている
。
磁気バブル制御回路2ば、不良ループ情報記憶I111
ン(11M2]、ループ停止に位置バッファ22、磁気
バブルデバイス初期化手段としてのターミネー1回路2
4及び該ターミネート回路駆動回路23とを41してい
る。尚第1図に図示の磁気バブル制御回路2は、本発明
に直接関係しない部分は図示t7ていない。
ン(11M2]、ループ停止に位置バッファ22、磁気
バブルデバイス初期化手段としてのターミネー1回路2
4及び該ターミネート回路駆動回路23とを41してい
る。尚第1図に図示の磁気バブル制御回路2は、本発明
に直接関係しない部分は図示t7ていない。
不良ループ情報記4#用ROM21は各デバイス’tr
J#0〜48 (n −1)、マイナーループの不良状
態を固定的に記憶しておくものである。磁気バブル制御
回路は不良マイナーループについてはアクセスを行なわ
ないようにしている。またループ停止位置バッファ22
は、各デバイス毎#0〜#(n−1)の停止位置を記憶
しているものであり、磁気バブルを作動させるに伴って
これらの値も更新されていく。
J#0〜48 (n −1)、マイナーループの不良状
態を固定的に記憶しておくものである。磁気バブル制御
回路は不良マイナーループについてはアクセスを行なわ
ないようにしている。またループ停止位置バッファ22
は、各デバイス毎#0〜#(n−1)の停止位置を記憶
しているものであり、磁気バブルを作動させるに伴って
これらの値も更新されていく。
磁気バブルデバイス初期化手段としてのターミネート回
路24は、この実施例においては各磁気バブルデバイス
32〜52に対応させて設けている(符号24゜〜24
n−,)。これらのターミネート回路を駆動するための
回路23は1つ設し」られている。
路24は、この実施例においては各磁気バブルデバイス
32〜52に対応させて設けている(符号24゜〜24
n−,)。これらのターミネート回路を駆動するための
回路23は1つ設し」られている。
第1図の磁気バブルデバイス初期化手段のより特定的な
実施例を第2図を参照して述べる。
実施例を第2図を参照して述べる。
第2図に図示の回路は、第1図に図示の回路23に対応
するものとして、オアゲート231、リセット回路23
2、インバータ233、アンドゲート234、オアゲー
ト235、アンドゲート236、オアゲート237が図
示の如く接続されている。またターミネート回路の1つ
を示している(符号24o)。
するものとして、オアゲート231、リセット回路23
2、インバータ233、アンドゲート234、オアゲー
ト235、アンドゲート236、オアゲート237が図
示の如く接続されている。またターミネート回路の1つ
を示している(符号24o)。
第2図に図示の回路の動作について述べる。
先ずホスト側からFROMモード」信号が与えられてい
るとする(FROMモード」信号−1)。
るとする(FROMモード」信号−1)。
この状態において、電源投入により[パワーオンリセ・
71・1信号−11」又はり七ソ1〜要求により[リセ
ノ1〜1信号−1−11となるとリセット回路232が
作動し、先ず、磁気バブルリニア部3の初期動作を行な
わ−lるためのリセット信号を出力する。このリセット
信号はアントゲ−1−23,1及び236に印加される
。
71・1信号−11」又はり七ソ1〜要求により[リセ
ノ1〜1信号−1−11となるとリセット回路232が
作動し、先ず、磁気バブルリニア部3の初期動作を行な
わ−lるためのリセット信号を出力する。このリセット
信号はアントゲ−1−23,1及び236に印加される
。
1F?OM士−1・−1信号−rIJ且つ上記リセット
信号−114であるからアントゲ−1−234の出力番
;l:l’llとなり、オアノi” −1235を介し
てターミネート回路24oを作動させる。面この場合、
]]ターミ不−トニ1マント信号は[0−1であり、ア
ントケート236の出力も「0」である。
信号−114であるからアントゲ−1−234の出力番
;l:l’llとなり、オアノi” −1235を介し
てターミネート回路24oを作動させる。面この場合、
]]ターミ不−トニ1マント信号は[0−1であり、ア
ントケート236の出力も「0」である。
ターミネート回路24゜telデバイスモーl゛の場合
に初y11動作処理のために用いられるものであり、磁
気バブルリニア部39リニヤ回路31に指令をLJえ、
ブー1へループの読出し、フォーマノ1−チェック及び
、かかるブートループ読出し動作に伴って他のマイナー
ループのO番地頭出し操作を行う。
に初y11動作処理のために用いられるものであり、磁
気バブルリニア部39リニヤ回路31に指令をLJえ、
ブー1へループの読出し、フォーマノ1−チェック及び
、かかるブートループ読出し動作に伴って他のマイナー
ループのO番地頭出し操作を行う。
この0番地1重出し操作によりハソファ22の#0部か
クリアされる。
クリアされる。
上記初期動作が終了すると、ターミネート回路24゜か
ら完了信号が出力され、オアゲート237に印加され「
レディ1信号が出力される。この「レディ」信号に応し
て、リセット回路232が次の磁気バブルデバイスを初
期化するためのりセント信号を出力し、以下同様に他の
磁気バブルデバイス ゛が初期化され、初期状態が
ハソファ22にセットされていく。
ら完了信号が出力され、オアゲート237に印加され「
レディ1信号が出力される。この「レディ」信号に応し
て、リセット回路232が次の磁気バブルデバイスを初
期化するためのりセント信号を出力し、以下同様に他の
磁気バブルデバイス ゛が初期化され、初期状態が
ハソファ22にセットされていく。
第2図に図示の回路は「ターミネートコマン1ζI信号
があった場合、上記初期化動作が行なわれるようにして
いる。またデバイスモード、ずなわらrROMROMモ
ー1−「0」の場合はインバータ233で反転され、上
記リセット回路232からのリセット信号により、アン
トゲ−1236を介してオアゲート237から[レディ
ー1信司が出力される。
があった場合、上記初期化動作が行なわれるようにして
いる。またデバイスモード、ずなわらrROMROMモ
ー1−「0」の場合はインバータ233で反転され、上
記リセット回路232からのリセット信号により、アン
トゲ−1236を介してオアゲート237から[レディ
ー1信司が出力される。
以−Lに述べたよ・うに、ROMモー1において番、1
パワーオンリセツト、又はす七ソl−信号印加時に自動
初期化処理が行える。
パワーオンリセツト、又はす七ソl−信号印加時に自動
初期化処理が行える。
本発明の他の実施例を第3図を参照して述べる。
磁気バブル制御回路2はマイクロ二1ンピュータを用い
て実現される場合もある。この場合の第2図に例示した
と同様の操作をフローチャート形式で図示したものが第
3図である。
て実現される場合もある。この場合の第2図に例示した
と同様の操作をフローチャート形式で図示したものが第
3図である。
第3図において、パワーオンリセット又はリセソl 1
. Mにより当該処理機能が作動しくステップ5OOI
) 、まずコンI・ローラ内のハソファ等のイニシャラ
イスを行う(S002)。これはROMモード、デバイ
スモードのいずれについても同様である。
. Mにより当該処理機能が作動しくステップ5OOI
) 、まずコンI・ローラ内のハソファ等のイニシャラ
イスを行う(S002)。これはROMモード、デバイ
スモードのいずれについても同様である。
次いでROMモードの場合は(SnO2)、前述の如く
初回化(又はターミネ−1−)処理4行なう(5004
)。
初回化(又はターミネ−1−)処理4行なう(5004
)。
かかる初期化処理終了後は、正規のアクセスコマンドを
待つ(so05)。
待つ(so05)。
以1−に述べたように本発明によれば、いわゆるR’O
Mモート′においても磁気バブル制御回路内において名
何番気バブルデバイスの初回化動作を行うことにより、
′:L−ザー例の負担が非常に楽になる。
Mモート′においても磁気バブル制御回路内において名
何番気バブルデバイスの初回化動作を行うことにより、
′:L−ザー例の負担が非常に楽になる。
まだ本発明において番、[、ユーザー側とリンゲージを
採る必要がなく、又ユーザー処理を必要としないため、
r? r) Mモードにおいても、初1υ1化動作が迅
速に行うことができる。
採る必要がなく、又ユーザー処理を必要としないため、
r? r) Mモードにおいても、初1υ1化動作が迅
速に行うことができる。
第1図は本発明の一実施例としての構成図、第2図は第
1図をより具体化した回路図、第3図は本発明の他の実
施例のフローチャート、である。 (符号の説明) 1−ホスI・システム、 2−コントローラ、 21−不良ループ情報用ROM、 22−デバイス停市位置ハソファ、 23− ターミネート回路駆動回路、 24−ターミネー1−回路、 3〜5−バブルリニア部、 31.4L5t−−リニヤ回路、 32.42.52−−バブルデバイス、231.235
,237− オアゲート、234 、236 アント
ゲ−1・、232−リセット回路、 233 インバータ。 第3図 一4QQ−
1図をより具体化した回路図、第3図は本発明の他の実
施例のフローチャート、である。 (符号の説明) 1−ホスI・システム、 2−コントローラ、 21−不良ループ情報用ROM、 22−デバイス停市位置ハソファ、 23− ターミネート回路駆動回路、 24−ターミネー1−回路、 3〜5−バブルリニア部、 31.4L5t−−リニヤ回路、 32.42.52−−バブルデバイス、231.235
,237− オアゲート、234 、236 アント
ゲ−1・、232−リセット回路、 233 インバータ。 第3図 一4QQ−
Claims (1)
- 1、ホスト側からの指令に応答し磁気バブルリニア部を
駆動制御する磁気バブル制御回路であって、ROMモー
ドにおいて電源オン時又はリセット信号に応答し前記磁
気バブルデバイスを初期状態にする手段を具備すること
を特徴とする、磁気バブル制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59225120A JPS61105789A (ja) | 1984-10-27 | 1984-10-27 | 磁気バブル制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59225120A JPS61105789A (ja) | 1984-10-27 | 1984-10-27 | 磁気バブル制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61105789A true JPS61105789A (ja) | 1986-05-23 |
Family
ID=16824276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59225120A Pending JPS61105789A (ja) | 1984-10-27 | 1984-10-27 | 磁気バブル制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61105789A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008121603A (ja) * | 2006-11-14 | 2008-05-29 | Torishima Pump Mfg Co Ltd | 立軸ポンプの設置構造 |
-
1984
- 1984-10-27 JP JP59225120A patent/JPS61105789A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008121603A (ja) * | 2006-11-14 | 2008-05-29 | Torishima Pump Mfg Co Ltd | 立軸ポンプの設置構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04102201A (ja) | 磁気ディスク装置 | |
JPS61105789A (ja) | 磁気バブル制御回路 | |
JPH0281130A (ja) | マイクロプログラム更新方式 | |
JPH0572634B2 (ja) | ||
JPH06208460A (ja) | マイクロプログラムメモリ制御方式 | |
JP3244203B2 (ja) | 情報処理装置 | |
JPH11328089A (ja) | Pciバスインタフェース用デバイスにおけるid情報書き込み回路 | |
JP2822660B2 (ja) | 磁気ディスクサブシステム | |
JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
JP3594495B2 (ja) | 制御装置 | |
JPS62168241A (ja) | マイクロプログラム制御装置 | |
JPH09114674A (ja) | ハードディスク装置 | |
JP2001195260A (ja) | ブートプログラム書き換えシステム | |
JPH0561659B2 (ja) | ||
JPH058646U (ja) | メモリ装置 | |
JPS6341931A (ja) | マイクロプログラム制御装置 | |
JPS6332642A (ja) | 情報処理装置 | |
JPS62157933A (ja) | デイスク制御装置 | |
JPS59206948A (ja) | 情報処理装置 | |
JPS6325379B2 (ja) | ||
JP2005122532A (ja) | アクセス制御装置、電子機器および表示装置 | |
JPH05258467A (ja) | 光磁気ディスク装置の制御方式 | |
JPH04160636A (ja) | 駆動情報のロード制御方式 | |
JPS59186048A (ja) | マイクロプログラム制御方式 |