JP2005122532A

JP2005122532A - アクセス制御装置、電子機器および表示装置

Info

Publication number: JP2005122532A
Application number: JP2003357758A
Authority: JP
Inventors: Shuichi Wakabayashi; 修一若林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-10-17
Filing date: 2003-10-17
Publication date: 2005-05-12

Abstract

【課題】電子機器の大形化および製造コストの高騰を招くことなく、起動用プログラムを含む各種プログラムを変更し得るアクセス制御装置を提供する。
【解決手段】表示制御装置３の主制御部１２と表示制御装置３に接続されるメモリカード４との間において主制御部１２のメモリカード４に対するアクセスを制御可能に構成され、主制御部１２の起動用プログラムＰｂを記憶可能な記憶部２５と、表示制御装置３がシステムリセット状態になったときに起動用プログラムＰｂをメモリカード４から読み出して主制御部１２が読み出し可能に記憶部２５に記憶させた後に主制御部１２のリセット状態を解除する制御部２２とを備えている。
【選択図】図１

Description

本発明は、電子機器の主制御部と記憶装置との間に配設されて主制御部の記憶装置に対するアクセスを制御するアクセス制御装置、そのアクセス制御装置と主制御部とを備えて構成される電子機器、およびその電子機器と表示部とを備えて構成される表示装置に関するものである。

この種のアクセス制御装置を備えた電子機器として、特開平１１−４５１７５号公報にＣＰＵ装置１０が開示されている。このＣＰＵ装置１０は、同公報の図１に示すように、ＣＰＵ１１、内部ＲＯＭ１２、起動選択スイッチ１３、ＲＯＭ制御回路１４、外部ＲＯＭインターフェース１５を備えて外部ＲＯＭ基板１６を接続可能に構成されている。この場合、外部ＲＯＭ基板１６には外部ＲＯＭ１７が実装されている。このＣＰＵ装置１０では、起動選択スイッチ１３の操作状態に応じて、ＲＯＭ制御回路１４が内部ＲＯＭ１２および外部ＲＯＭ１７のいずれかにＣＰＵ１１をアクセスさせる。この場合、このＣＰＵ装置１０では、内部ＲＯＭ１２は、書き換え可能なフラッシュメモリで構成されて、ＣＰＵ装置１０の仕様変更等に応じて、記憶しているプログラムを書き換え可能に構成されている。また、外部ＲＯＭ１７には、電源投入時にＣＰＵ１１が実行すべきプログラム（起動用プログラム）と、内部ＲＯＭ１２に書き込むべき各種プログラムと、それらのプログラムを内部ＲＯＭ１２に書き込むためのプログラム（書込み処理用プログラム）とが記憶させられている。

このＣＰＵ装置１０では、起動選択スイッチ１３が「外部ＲＯＭ」に切り換えられると共に外部ＲＯＭ基板１６（外部ＲＯＭ１７）が外部ＲＯＭインターフェース１５に装着された状態で電源が投入された際に、ＲＯＭ制御回路１４は、外部ＲＯＭ１７の先頭アドレスを起動アドレスとして指定する。この際に、ＣＰＵ１１は、リセット状態が解除されたときに外部ＲＯＭインターフェース１５を介して外部ＲＯＭ１７にアクセスして、外部ＲＯＭ１７に記憶されている起動用プログラムを読み出し、その内容に従って起動する。この後、ＣＰＵ１１は、外部ＲＯＭ１７に記憶されている書込み処理用プログラムに従い、内部ＲＯＭ１２に書き込むべき各プログラムを外部ＲＯＭ１７から読み出して内部ＲＯＭ１２に書き込む。これにより、内部ＲＯＭ１２に対する各種プログラムの書き込み（または、書き換え）が完了する。一方、起動選択スイッチ１３が「内部ＲＯＭ」に切り換えられた状態で電源が投入された際には、ＲＯＭ制御回路１４は、内部ＲＯＭ１２の先頭アドレスを起動アドレスとして指定する。この際に、ＣＰＵ１１は、内部ＲＯＭ１２にアクセスして起動用プログラムを読み出し、その内容に従って起動する。この後、ＣＰＵ１１は、内部ＲＯＭ１２に記憶されている各種機能プログラムに従って所定の処理を実行する。
特開平１１−４５１７５号公報

ところが、従来のＣＰＵ装置１０には、以下の問題点がある。すなわち、このＣＰＵ装置１０では、内部ＲＯＭ１２をフラッシュメモリ等で構成すると共に、外部ＲＯＭ１７に記憶させた起動用プログラムに従って起動したＣＰＵ１１が外部ＲＯＭ１７から内部ＲＯＭ１２に各種のプログラムを転送することで、起動用プログラムを内部ＲＯＭ１２に書き込む（または、書き換える）ことが可能となっている。この場合、内部ＲＯＭ１２に対する各プログラムの書き込みが完了した後には、内部ＲＯＭ１２内のプログラムに従ってＣＰＵ１１の起動や各種の処理が実行される。したがって、通常使用時には外部ＲＯＭ基板１６（外部ＲＯＭ１７）が不要となる結果、外部ＲＯＭ基板１６を装着する外部ＲＯＭインターフェース１５や起動選択スイッチ１３なども通常使用時には不要となる。このため、従来のＣＰＵ装置１０は、通常使用時に不要となる外部ＲＯＭインターフェース１５や起動選択スイッチ１３などの存在に起因して基板サイズが大形化していると共に装置の低コスト化が困難になっているという問題点がある。また、ＣＰＵ１１に内部ＲＯＭ１２を内蔵する必要があるため、ＣＰＵ１１の設計時に、ＲＯＭ１２の容量が固定され、かつ大容量化が困難となっている。

一方、特開平９−１１４６７４号公報（同公報の図１，２参照）には、ディスク媒体２４に記録されている起動用プログラム（初期動作プログラム）をキャッシュメモリ２１に書き込んでＣＰＵ１１（ホストコンピュータの制御部）に読み出させるハードディスク装置１２が開示されている。このハードディスク装置１２では、ＣＰＵ２２が、ＣＰＵ１１によって出力されたリセット信号を受信した際に、ステッピングモータ制御部２７および読み取り制御部２８等を制御してディスク媒体２４から起動用プログラムを読み出してキャッシュメモリ２１に記憶させる。次に、ＣＰＵ２２は、ＣＰＵ１１に対してアクノレッジ信号を出力する（リセット状態を解除する）。これに応じて、ＣＰＵ１１は、ハードディスク装置１２のキャッシュメモリ２１から起動用プログラムを読み出して起動する。これにより、起動用プログラムを記憶している専用のＲＯＭ等をホストコンピュータ内に配設することなく、ＣＰＵ１１を起動させることが可能となる。また、ディスク媒体２４に記憶させるプログラムを仕様に応じて書き換えるだけで、ＣＰＵ１１に所望の処理を実行させることが可能となる。

この場合、一般的なハードディスク装置は、例えばＩＤＥ（Integrated Device Electronics ）インターフェースを介してホストコンピュータに接続される。しかし、同公報にも記載されているように、ＣＰＵ１１が起動用プログラムを読み出して起動する（ブート動作を行う）ためには、メモリインターフェースを介してハードディスク装置１２をＣＰＵ１１に接続する必要がある。しかし、この方式では、ノイズ等による誤作動を防止するために、ハードディスク装置とＣＰＵ１１との接続距離を通常のＩＤＥインターフェースと比較して極端に短くする必要がある。また、メモリインターフェースを使用するため、接続に必要となる信号線の数が増える結果、基板の製造コストの低減が困難であるという問題点が存在する。さらに、使用するハードディスクは、特殊なインターフェースであるため、一般的に普及しているＩＤＥ等のハードディスクに比べ、その製造コストが増大するという問題点も存在する。

本発明は、かかる問題点に鑑みてなされたものであり、電子機器の大形化および製造コストの高騰を招くことなく、起動用プログラムを含む各種プログラムを変更し得るアクセス制御装置、電子機器および表示装置を提供することを主目的とする。

上記目的を達成すべく本発明に係るアクセス制御装置は、電子機器の主制御部と当該電子機器に接続される記憶装置との間において当該主制御部の当該記憶装置に対するアクセスを制御可能に構成され、前記主制御部の起動用プログラムを記憶可能な記憶部と、前記電子機器がシステムリセット状態になったときに前記起動用プログラムを前記記憶装置から読み出して前記主制御部が読み出し可能に前記記憶部に記憶させた後に当該主制御部のリセット状態を解除する制御部とを備えている。

このアクセス制御装置では、電子機器がシステムリセット状態になったときに、アクセス制御装置の制御部が記憶装置から起動用プログラムを読み出して主制御部が読み出し可能に記憶部に記憶させた後に主制御部のリセット状態を解除する。これにより、記憶装置に起動用プログラムを記憶させておくだけで、この起動用プログラムに従って主制御部を起動させることができる。このため、特開平１１−４５１７５号公報に開示されているＣＰＵ装置１０とは異なり、通常使用時に不要となる部品（ＣＰＵ装置１０における外部ＲＯＭ基板１６や外部ＲＯＭインターフェース１５など）を不要にできるため、装置の大形化および製造コストの高騰を招くことなく、主制御部の起動に必要な起動用プログラムを容易に変更することができると共に、使用する記憶装置の容量を変更することで容易に大容量化を図ることができる。また、アクセス制御装置の内部に制御部や記憶部を設けたことにより、特開平９−１１４６７４号公報に開示されているハードディスク装置１２とは異なり、記憶装置を特殊な仕様に変更することなく起動用プログラムを読み出させることができる結果、市場に流通する安価なメモリカードなどを利用することができる。

また、本発明に係る電子機器は、上記のアクセス制御装置と前記主制御部とを備えて前記記憶装置を接続可能に構成され、前記主制御部は、前記アクセス制御装置によって前記リセット状態が解除されたときに前記起動用プログラムを前記記憶部から読み出して起動した後に所定処理を実行可能に構成されている。

この電子機器では、アクセス制御装置によってリセット状態が解除されたときに、主制御部が起動用プログラムを記憶部から読み出して起動した後に所定処理を実行する。これにより、起動用プログラムを記憶させる際にＲＯＭライター等が必要となる起動用プログラム専用のＲＯＭを不要にできるため、表示装置の製造コストを低減することができる。

さらに、本発明に係る表示装置は、上記の電子機器と表示部とを備え、前記主制御部は、前記所定処理として、前記アクセス制御装置を介して前記記憶装置から読み出した画像データに基づく画像を前記表示部に表示させる画像表示処理を実行する。

この表示装置では、主制御部がアクセス制御装置を介して記憶装置から読み出した画像データに基づいて表示部に画像データに基づく画像を表示させる画像表示処理を所定処理として実行する。これにより、起動用プログラムを記憶させておく記憶装置に、その後に実行される画像表示処理に必要な画像データも記録させておく構成のため、起動用プログラムおよび画像データを別個の記憶装置に記憶させておく構成とは異なり、記憶装置内の各データ（起動用プログラムおよび画像データなど）を書き換えるだけで、表示部に表示させる画像内容およびその表示態様を容易に変更することができる。

以下、添付図面を参照して、本発明に係るアクセス制御装置、電子機器および表示装置の最良の形態について説明する。

最初に、表示装置１の構成について、図面を参照して説明する。図１に示す表示装置１は、遊技機（一例として、パチンコ台：図示せず）に搭載されて遊技用画像を表示可能に構成された装置であって、表示部２および表示制御装置３を備えて構成されている。表示部２は、一例としてカラー液晶パネルで構成されてパチンコ台における遊技盤の中央部に配設されて、表示制御装置３の制御下で各種の遊技用画像を表示する。表示制御装置３は、本発明に係る電子機器の一例であって、アクセス制御装置１１、主制御部および主記憶部１３を備えて、メモリカード４を装着可能に構成されている。この場合、メモリカード４は、本発明における記憶装置の一例であって、ＩＤＥインターフェースを介して各種電子機器に接続可能なコンパクトフラッシュ（登録商標）カードで構成されている。このメモリカード４には、表示装置１に電源が投入された際に主制御部が最初に読み出して、主制御部１２、主記憶装置１３、メモリカードコントローラ２１の最低限の初期化を実行する起動用プログラムＰｂや、その他の各種プログラムＰｄ、および表示部２に遊技用画像を表示させるための複数の画像データＤｐ，Ｄｐ・・などが記憶されている。

アクセス制御装置１１は、本発明に係るアクセス制御装置に相当し、メモリカードコントローラ２１、制御部２２、Ｉ／Ｆセレクタ２３、ＲＯＭセレクタ２４および記憶部２５を備えて構成されている。メモリカードコントローラ２１は、ＤＭＡ（Direct Memory Access）コントローラ部およびＰＩＯ（Programmed Input／Output）コントローラ部を備えて構成され、主制御部１２によるメモリカード４へのアクセス（各種記録データの読み書き）を制御する。制御部２２は、データカウンタ３１、アドレスカウンタ３２、ステータス保持レジスタ３３、ＬＢＡ（Logical Block Addressing）レジスタ３４およびＢＯＯＴＭＡＸレジスタ３５を備えて、表示装置１がシステムリセット状態となったときに、後述する起動準備処理４０（図２参照）を実行する。

Ｉ／Ｆセレクタ２３は、主制御部１２がリセット状態か否かに応じてメモリカードコントローラ２１および制御部２２のいずれかのメモリカード４に対する接続を許容する。具体的には、Ｉ／Ｆセレクタ２３は、主制御部１２がリセット状態のときには、メモリカード４に対する制御部２２の接続を許容し、主制御部１２のリセット状態が解除されたときには、メモリカード４に対するメモリカードコントローラ２１の接続を許容する。ＲＯＭセレクタ２４は、主制御部１２がリセット状態か否かに応じて主制御部１２および制御部２２のいずれかの記憶部２５に対する接続を許容する。具体的には、ＲＯＭセレクタ２４は、主制御部１２がリセット状態のときには、記憶部２５に対する制御部２２の接続を許容し、主制御部１２のリセット状態が解除されたときには、記憶部２５に対する主制御部１２の接続を許容する。記憶部２５は、一例として、起動用プログラムＰｂを記憶するのに必要最低限の記憶容量を有するＳＲＡＭで構成されている。

次に、表示装置１の全体的な動作について、図面を参照して説明する。なお、メモリカード４には、パーソナルコンピュータ等（図示せず）を用いて、起動用プログラムＰｂ、各種プログラムＰｄおよび画像データＤｐ，Ｄｐ・・などが記憶させられているものとする。この表示装置１では、パチンコ台に電源が投入された際に、アクセス制御装置１１の制御部２２が図２に示す起動準備処理４０を開始する。この起動準備処理４０では、制御部２２は、システムリセット信号が出力されたか否か（システムリセット状態か否か）を監視する（ステップ４１）。この際に、例えばパチンコ台の電源部によってシステムリセット信号が出力されてパチンコ台全体がシステムリセット状態になったときには、制御部２２は、アクセス制御装置１１の内部、およびメモリカード４をリセット状態にする（ステップ４２）。次に、制御部２２は、データカウンタ３１、アドレスカウンタ３２およびＬＢＡレジスタ３４の値をリセットする（ステップ４３）。次いで、制御部２２は、システムリセット状態が解除されたか否かを監視し（ステップ４４）、解除された際には、アクセス制御装置１１の内部およびメモリカード４のリセット状態を解除する（ステップ４５）。

次に、制御部２２は、リセット状態の解除から所定の待機時間が経過した時点で、メモリカード４からステータスレジスタＲｓを読み出してステータス保持レジスタ３３に記憶させる（ステップ４６）。次いで、制御部２２は、ステータス保持レジスタ３３に記憶させたステータスレジスタＲｓのうちのビジービットの値が０（ＢＳＹ＝０：ビジーではない）で、ドライブレディビットの値が１（ＤＲＤＹ＝１：レディ）となる条件を満たしているか否かを判別する（ステップ４７）。この際に、制御部２２は、この条件が満たされないとき（メモリカード４の準備が完了していないとき）には、ステップ４６に戻ってステータスレジスタＲｓの読み出し、およびステータス保持レジスタ３３への記憶を実行する。一方、ステップ４７において両条件が満たされているときには、制御部２２は、図３に示す起動用プログラム転送処理５０を開始する。

この起動用プログラム転送処理５０では、制御部２２は、ＬＢＡレジスタ３４の値とＢＯＯＴＭＡＸレジスタ３５の値とが一致するか否かを判別する（ステップ５１）。この場合、ＢＯＯＴＭＡＸレジスタ３５には、起動用プログラムＰｂの大きさに応じて規定された値が予め記憶されている。また、ＬＢＡレジスタ３４は、起動準備処理４０におけるステップ４３においてリセットされているため、この際に、制御部２２は、両値が一致しないと判別する。次に、制御部２２は、メモリカード４の内部レジスタにＬＢＡレジスタ値と転送セクタ数（一例として、値＝１）とを設定すると共に、メモリカード４にリードコマンドを出力する（ステップ５２）。次いで、制御部２２は、メモリカード４によって割り込み信号が出力されるまで待機して（ステップ５３）、割り込み信号が出力されたときには、データカウンタ３１の値を一例として「２５５」にセットする（ステップ５４）。

次に、制御部２２は、メモリカード４から起動用プログラムＰｂを読み出して記憶部２５に記憶させる（ステップ５５）。具体的には、主制御部１２がリセット状態に制御されているため、Ｉ／Ｆセレクタ２３によって制御部２２のメモリカード４に対する接続が許容され、ＲＯＭセレクタ２４によって制御部２２の記憶部２５に対する接続が許容される。また、起動準備処理４０におけるステップ４３においてアドレスカウンタ３２の値がリセットされているため、制御部２２は、メモリカード４における先頭アドレスから一例として１６ビット分だけ起動用プログラムＰｂを読み出して記憶部２５に記憶させる。次いで、制御部２２は、データカウンタ３１の値が「０」か否かを判別する（ステップ５６）。この際には、上記のステップ５４においてデータカウンタ３１の値を「２５５」にセットした直後のため、制御部２２は、データカウンタ３１の値が「０」ではないと判別する。したがって、制御部２２は、データカウンタ３１の値を「１」だけ減少させると共に（この例では、データカウンタ３１の値を「２５４」にセットする）、アドレスカウンタ３２の値を「２」だけ増加させる（ステップ５７）。

次いで、制御部２２は、ステップ５５に戻ってメモリカード４における所定のアドレス（アドレスカウンタ３２に記憶されている値）から１６ビット分だけ起動用プログラムＰｂを読み出して記憶部２５に記憶させる。次に、制御部２２は、データカウンタ３１の値が「２５４」（すなわち、「０」ではない）と判別し（ステップ５６）、データカウンタ３１の値を「１」だけ減少させると共に（この例では、データカウンタ３１の値を「２５３」にセットする）、アドレスカウンタ３２の値を「２」だけ増加させる（ステップ５７）。このように、ステップ５５〜５７を繰り返して実行することにより、ステップ５６においてデータカウンタ３１の値が「０」であると判別したときには、制御部２２は、ＬＢＡレジスタ３４の値を「１」だけ増加させると共に（ステップ５８）、ステップ５１に戻ってＬＢＡレジスタ３４の値とＢＯＯＴＭＡＸレジスタ３５の値とが一致するか否かを判別する。この後、制御部２２は、上記のステップ５１からステップ５８までの一連の処理を繰り返して実行する。

また、メモリカード４からの読み出しおよび記憶部２５への記憶が完了して起動用プログラムＰｂ全体が記憶部２５に記憶されたときには、ＬＢＡレジスタ３４の値と、起動用プログラムＰｂのサイズに応じて規定されたＢＯＯＴＭＡＸレジスタ３５の値とが一致する。したがって、この際に、制御部２２は、ステップ５１において、ＬＢＡレジスタ３４の値とＢＯＯＴＭＡＸレジスタ３５の値とが一致すると判別し、この起動用プログラム転送処理５０を終了して起動準備処理４０に戻り、主制御部１２のリセット状態を解除する（ステップ４８）。この後、制御部２２は、ステップ４１に戻ってシステムリセット信号が出力されたか否かを監視する。

一方、制御部２２によって主制御部１２のリセット状態が解除されることにより、Ｉ／Ｆセレクタ２３によってメモリカードコントローラ２１のメモリカード４に対する接続が許容され、ＲＯＭセレクタ２４によって主制御部１２の記憶部２５に対する接続が許容される。また、リセット状態が解除された主制御部１２は、ＲＯＭセレクタ２４を介して記憶部２５から起動用プログラムＰｂを読み出して起動する。この際に、主制御部１２は、主記憶部１３およびメモリカードコントローラ２１の初期化処理を実行した後に、メモリカードコントローラ２１を介してメモリカード４から各種のプログラムＰｄおよび画像データＤｐ，Ｄｐ・・を読み出して主記憶部１３に記憶させ、本発明における所定処理として、画像データＤｐに基づく画像を表示させる画像表示処理を実行する。これにより、表示部２に遊技用画像（図示せず）が表示される。

この場合、この表示装置１では、メモリカード４が、ＩＤＥインターフェースを介して接続可能な極く一般的な仕様であるため、パーソナルコンピュータなどを用いて、このメモリカード４内の起動用プログラムＰｂや各種のプログラムＰｄおよび画像データＤｐを容易に書き換えることができる。したがって、表示部２に表示させる遊技用画像や、その遊技用画像の表示態様（遊技用画像の表示手順）を変更する際には、パーソナルコンピュータを用いて、変更後の表示態様に対応する起動用プログラムＰｂや各種のプログラムＰｄおよび画像データＤｐ，Ｄｐ・・をメモリカード４に記憶させる。これにより、そのメモリカード４を装着した表示装置１では、パチンコ台に電源が投入された際に上記の起動準備処理４０が実行されて、変更後の遊技用画像が表示部２に表示される。

このように、この表示装置１によれば、表示制御装置３（パチンコ台）がシステムリセット状態になったときに、アクセス制御装置１１の制御部２２がメモリカード４から起動用プログラムＰｂを読み出して主制御部１２が読み出し可能に記憶部２５に記憶させた後に主制御部１２のリセット状態を解除することにより、メモリカード４に起動用プログラムＰｂを記憶させておくだけで、この起動用プログラムＰｂに従って主制御部１２を起動させることができる。このため、特開平１１−４５１７５号公報に開示されているＣＰＵ装置１０とは異なり、通常使用時に不要となる部品（ＣＰＵ装置１０における外部ＲＯＭ基板１６や外部ＲＯＭインターフェース１５など）を不要にできるため、装置の大形化および製造コストの高騰を招くことなく、主制御部１２の起動に必要な起動用プログラムＰｂを容易に変更することができる。また、アクセス制御装置１１内に制御部２２や記憶部２５を設けたことにより、特開平９−１１４６７４号公報に開示されているハードディスク装置１２とは異なり、メモリカード４を特殊な仕様に変更することなく起動用プログラムＰｂを読み出させることができる結果、市場に流通する安価なメモリカードを利用することができる。

また、この表示装置１によれば、アクセス制御装置１１によってリセット状態が解除されたときに、主制御部１２が起動用プログラムＰｂを記憶部２５から読み出して起動した後に所定処理（この例では、画像表示処理）を実行することにより、起動用プログラムＰｂを記憶させる際にＲＯＭライター等が必要となる起動用プログラム専用のＲＯＭを不要にできるため、表示装置１の製造コストを低減することができる。さらに、この表示装置１によれば、主制御部１２がアクセス制御装置１１を介してメモリカード４から読み出した画像データＤｐ，Ｄｐ・・に基づく遊技用画像を表示部２に表示させる画像表示処理を実行することにより、起動用プログラムＰｂを記憶させておくメモリカード４に、その後に実行される画像表示処理に必要な各種プログラムＰｄおよび画像データＤｐ，Ｄｐ・・も記録させておく構成のため、起動用プログラムＰｂ、各種プログラムＰｄおよび画像データＤｐ，Ｄｐ・・を別個の記憶装置に記憶させておく構成とは異なり、メモリカード４内の各データ（起動用プログラムＰｂ、各種プログラムＰｄおよび画像データＤｐなど）を書き換えるだけで、表示部２に表示させる画像内容およびその表示態様を容易に変更することができる。

なお、本発明は、上記の構成に限定されない。例えば、上記の例では、本発明における記憶装置として、メモリカード４を例に挙げて説明したが、ハードディスクドライブ装置や、各種の光ディスクおよび光磁気ディスクを再生可能に構成されたドライブ装置などが本発明における記憶装置に含まれる。また、メモリカードについても、上記したコンパクトフラッシュ（登録商標）カードのみならず、各種のカード型ストレージデバイスがこれに含まれる。さらに、上記の例では、パチンコ台に搭載されて遊技用画像を表示する表示装置１に本発明に係るアクセス制御装置を適用したが、本発明はこれに限定されず、パチンコ台以外の各種遊技機に搭載される表示装置はもとより、表示装置以外の各種電子機器にアクセス制御装置を搭載することができる。

表示装置１の構成を示すブロック図である。起動準備処理４０のフローチャートである。起動用プログラム転送処理５０のフローチャートである。

符号の説明

１表示装置、２表示部、３表示制御装置、４メモリカード、１１アクセス制御装置、１２主制御部、２１メモリカードコントローラ、２２制御部、２５記憶部、４０起動準備処理、５０起動用プログラム転送処理、Ｄｐ画像データ、Ｐｂ起動用プログラム、Ｐｄ各種プログラム

Claims

電子機器の主制御部と当該電子機器に接続される記憶装置との間において当該主制御部の当該記憶装置に対するアクセスを制御可能に構成され、
前記主制御部の起動用プログラムを記憶可能な記憶部と、前記電子機器がシステムリセット状態になったときに前記起動用プログラムを前記記憶装置から読み出して前記主制御部が読み出し可能に前記記憶部に記憶させた後に当該主制御部のリセット状態を解除する制御部とを備えているアクセス制御装置。
請求項１記載のアクセス制御装置と前記主制御部とを備えて前記記憶装置を接続可能に構成され、前記主制御部は、前記アクセス制御装置によって前記リセット状態が解除されたときに前記起動用プログラムを前記記憶部から読み出して起動した後に所定処理を実行可能に構成されている電子機器。
請求項２記載の電子機器と表示部とを備え、前記主制御部は、前記所定処理として、前記アクセス制御装置を介して前記記憶装置から読み出した画像データに基づく画像を前記表示部に表示させる画像表示処理を実行する表示装置。