JPH04333940A - データ書き込み方式 - Google Patents

データ書き込み方式

Info

Publication number
JPH04333940A
JPH04333940A JP3105347A JP10534791A JPH04333940A JP H04333940 A JPH04333940 A JP H04333940A JP 3105347 A JP3105347 A JP 3105347A JP 10534791 A JP10534791 A JP 10534791A JP H04333940 A JPH04333940 A JP H04333940A
Authority
JP
Japan
Prior art keywords
common
address
peripheral circuits
data
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3105347A
Other languages
English (en)
Inventor
Masao Jumonji
十文字 昌夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3105347A priority Critical patent/JPH04333940A/ja
Publication of JPH04333940A publication Critical patent/JPH04333940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ書き込み方式に関
し、特にアドレスバス、データバスを用いてデータの書
き込み及び読み出しを行うシステムの特定の複数の周辺
回路に共通データを書き込む方式に関する。
【0002】
【従来の技術】従来、このようなシステムではアドレス
空間に配置された複数の周辺回路のそれぞれの選択信号
を発生するのは個別のアドレスデコード回路だけであっ
た。
【0003】
【発明が解決しようとする課題】従来のシステムでは、
アドレス空間に配置された周辺回路の選択信号を発生す
るのは個別のアドレスデコード回路だけだったので、同
じデータを特定した複数の周辺回路に書き込む際、周辺
回路の数と同じ回数分だけ同じデータを書き込まなけれ
ばならず、頻繁に同じデータを特定した複数の周辺回路
に書き込む場合には処理能力にも影響を与えるなどの問
題があった。
【0004】
【課題を解決するための手段】本発明のデータ書き込み
方式は、アドレスバス及びデータバスを用いてアドレス
空間に配置された複数の周辺回路に対しデータの書き込
み及び読み出しを行うシステムにおいて、前記複数の周
辺回路のそれぞれに対応する個別アドレスに従って個別
の選択信号を発生する個別のアドレスデコード回路と、
前記複数の周辺回路のうち特定した複数の周辺回路に共
通なアドレスに従って共通の選択信号を発生する共通の
アドレスデコード回路とを備えている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
【0006】図1は本発明の一実施例を示すブロック図
である。アドレスバス/制御線10は、個別のアドレス
デコード回路20,21,22,23及び共通のアドレ
スデコード回路30,31,32に接続される。また、
データバス11は、特定の周辺回路80,81,82及
び一般の周辺回路90に接続されデータの転送を行う。 個別のアドレスデコード回路20,21,22の各々か
ら出力される個別選択信号50,51,52は論理和回
路(OR)40,41,42に入力され、共通のアドレ
スデコード回路30,31,32の各々から出力される
共通選択信号60,61,62と論理和をとり、選択信
号70,71,72として特定の周辺回路80,81,
82に入力される。個別のアドレスデコード回路23か
ら出力される個別選択信号53はそのまま一般の周辺回
路90に入力される。
【0007】特定の周辺回路80,81,82の初期設
定をする場合や、初期設定後に共通のデータを書き込む
場合には、共通のアドレスを用いてデータの書き込みを
行う。また特定の周辺回路80,81,82に別のデー
タを書き込んだり、データを読み込む場合には、個別の
アドレスを用いて行う。共通データを書き込まない一般
の周辺回路90では個別のアドレスデコード回路53だ
けを持ち、共通のアドレスデコード回路は持たない。
【0008】
【発明の効果】以上説明したように本発明は、アドレス
空間に配置された複数の周辺回路のそれぞれの選択信号
を発生する個別のアドレスデコード回路の他に、特定し
た複数の周辺回路に共通のアドレスで選択信号を発生す
る共通のアドレスデコード回路を設けたので、特定した
複数の周辺回路に共通のデータを書き込む場合に、周辺
回路の数と同じ回数分だけ同じデータを書き込むことな
く、1回ですべての周辺回数に同じデータが書かれるの
で、頻繁に共通のデータを書き込む時などには処理能力
を向上させる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【符号の説明】
10    アドレスバス/制御線 11    データバス 20,21,22,23    個別のアドレスデコー
ド回路 30,31,32    共通のアドレスデコード回路
40,41,42    論理和回路(OR)50,5
1,52,53    個別選択信号60,61,62
    共通選択信号70,71,72    選択信
号 80,81,82    特定の周辺回路90    
一般の周辺回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  アドレスバス及びデータバスを用いて
    アドレス空間に配置された複数の周辺回路に対しデータ
    の書き込み及び読み出しを行うシステムにおいて、前記
    複数の周辺回路のそれぞれに対応する個別アドレスに従
    って個別の選択信号を発生する個別のアドレスデコード
    回路と、前記複数の周辺回路のうち特定した複数の周辺
    回路に共通なアドレスに従って共通の選択信号を発生す
    る共通のアドレスデコード回路とを備えることを特徴と
    するデータ書き込み方式。
JP3105347A 1991-05-10 1991-05-10 データ書き込み方式 Pending JPH04333940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3105347A JPH04333940A (ja) 1991-05-10 1991-05-10 データ書き込み方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3105347A JPH04333940A (ja) 1991-05-10 1991-05-10 データ書き込み方式

Publications (1)

Publication Number Publication Date
JPH04333940A true JPH04333940A (ja) 1992-11-20

Family

ID=14405206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3105347A Pending JPH04333940A (ja) 1991-05-10 1991-05-10 データ書き込み方式

Country Status (1)

Country Link
JP (1) JPH04333940A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163366A (ja) * 1998-11-30 2000-06-16 Nec Corp バス・スヌープ制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163366A (ja) * 1998-11-30 2000-06-16 Nec Corp バス・スヌープ制御回路

Similar Documents

Publication Publication Date Title
JPS6113629B2 (ja)
JPH04333940A (ja) データ書き込み方式
JPH0365745A (ja) Icカード
JPH0715670B2 (ja) デ−タ処理装置
JPH0553923A (ja) 主記憶装置制御回路
JPH0743668B2 (ja) アクセス制御装置
JPS6121541A (ja) 記憶回路
JPS59119456A (ja) セグメンテイシヨンされたメモリのアクセス方式
JPH02171949A (ja) Dma転送方式
JPH08179985A (ja) メモリデコーダ
JPS62130438A (ja) メモリアクセス方式
JPH03126153A (ja) Dma拡張方式
JPH06282456A (ja) 疑似動作装置
JPH03283188A (ja) メモリ・システム
JPS61123967A (ja) メモリ回路
JPH0652039A (ja) データ転送方式
JPH01246647A (ja) メモリサイクル選択方式
JPS6040115B2 (ja) バブルメモリのバンクスイツチ方式
JPH0778722B2 (ja) レジスタファイル方式
JPH02146641A (ja) 記憶装置
JPS60241144A (ja) メモリブロツク選択回路
JPH0561950A (ja) 情報処理装置
JPS63244255A (ja) マルチプロセツサシステム
JPS62217483A (ja) メモリ装置
JPH04333953A (ja) バンクメモリ制御方式