JPH01246647A - メモリサイクル選択方式 - Google Patents
メモリサイクル選択方式Info
- Publication number
- JPH01246647A JPH01246647A JP63075144A JP7514488A JPH01246647A JP H01246647 A JPH01246647 A JP H01246647A JP 63075144 A JP63075144 A JP 63075144A JP 7514488 A JP7514488 A JP 7514488A JP H01246647 A JPH01246647 A JP H01246647A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- sent
- terminal
- memory
- cycle time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010187 selection method Methods 0.000 claims description 8
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置における記憶装置のサイクルタイ
ムに関し、特にシステムクロックに対応したサイクルタ
イムの選択方式に関する。
ムに関し、特にシステムクロックに対応したサイクルタ
イムの選択方式に関する。
（従来の技術）
従来、この種のメモリサイクル選択方式は、スイッチな
どのハードウェアの再設定により実施していた。
どのハードウェアの再設定により実施していた。
（発明が解決しようとする課題）
上述し虎従来のメモリサイクル選択方式は、記憶装置の
スイッチなどのハード９エアを直接的に人手により設定
しなおさなくてはならないという欠点がある。
スイッチなどのハード９エアを直接的に人手により設定
しなおさなくてはならないという欠点がある。
本発明の目的は、サイクルタイム選択レジスタを有して
ス中ヤンパスによりサイクルタイムを設定することによ
り上記欠点を除去し、自動的にメモリサイクルを選択で
きるように構成したメモリサイクル選択方式を提供する
ことにある。
ス中ヤンパスによりサイクルタイムを設定することによ
り上記欠点を除去し、自動的にメモリサイクルを選択で
きるように構成したメモリサイクル選択方式を提供する
ことにある。
（課題を解決するための手段）
本発明によるメモリサイクル選択方式は、複数のサイク
ル制御部と、サイクルセレクタと、サイクル選択レジス
タとを具備して構成したものである。
ル制御部と、サイクルセレクタと、サイクル選択レジス
タとを具備して構成したものである。
複数のサイクル制御部は、システムクロックに対応して
サイクルタイムを制御するためのものである。
サイクルタイムを制御するためのものである。
サイクルセレクタは、システムクロックに応じて複数の
サイクル制御部の一つを選択するためのものである。
サイクル制御部の一つを選択するためのものである。
サイクル選択レジスタは、ＳＶＰからの指示によりサイ
クルセレクタの選択を制御するためのものである。
クルセレクタの選択を制御するためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるメモリサイクル選択方式の一実
施例を示すブロック図である。
施例を示すブロック図である。
第１図において、１はＣＰＵ、２はキーボード、３はＳ
ＶＰ、４は記憶装置、４０は記憶部、４１はアドレスバ
ッファ、４２はデータバッファ、４３は共通制御部、４
４はＡサイクル制御部、４５はＢサイクル制御部、４８
はＣサイクル制御部、４７はＤサイクル制御部、４８は
サイクルセレクタ、４９はサイクル選択レジスタである
。
ＶＰ、４は記憶装置、４０は記憶部、４１はアドレスバ
ッファ、４２はデータバッファ、４３は共通制御部、４
４はＡサイクル制御部、４５はＢサイクル制御部、４８
はＣサイクル制御部、４７はＤサイクル制御部、４８は
サイクルセレクタ、４９はサイクル選択レジスタである
。
いま、ＣＰＵ１から記憶装置４ヘアクセスされ九場合、
ＣＰＵ１は出力端子１１０からアドレスを出力し、入力
端子４１０を通してアドレスバッファ４１へ送出し、リ
クエストやコマンドなどを出力端子１３０から入力端子
４３０を通して共通制御部４３へ送出する。
ＣＰＵ１は出力端子１１０からアドレスを出力し、入力
端子４１０を通してアドレスバッファ４１へ送出し、リ
クエストやコマンドなどを出力端子１３０から入力端子
４３０を通して共通制御部４３へ送出する。
書込み動作の場合には、書込みデータを双方向端子１２
０から出力して、双方向端子４２０全通してデータバッ
ファ４２へ送出する。リクエストを受取ると、記憶装置
４は共通制御部４３で書込み動作や読出し動作に応じて
コマンドを解読し、結果を当該サイクル制御部４４〜４
７へ送出し、制御タイミングを発生させる。
０から出力して、双方向端子４２０全通してデータバッ
ファ４２へ送出する。リクエストを受取ると、記憶装置
４は共通制御部４３で書込み動作や読出し動作に応じて
コマンドを解読し、結果を当該サイクル制御部４４〜４
７へ送出し、制御タイミングを発生させる。
システムによってはシステムクロックを何通りかく変え
で動作させる必要があシ、ま九システムクロックを変更
してもメモリの性能を落したくない場合がある。そのた
め、システムクロックに合わせてそれぞれのサイクル制
御部４４〜４フを備えている。
で動作させる必要があシ、ま九システムクロックを変更
してもメモリの性能を落したくない場合がある。そのた
め、システムクロックに合わせてそれぞれのサイクル制
御部４４〜４フを備えている。
Ａクロックの場合にはＡサイクル制御部４４、Ｂクロッ
クの場合にはＢサイクル制御部４５％Ｃクロックの場合
にはＣサイクル制御部４６、Ｄり′ロックの場合にはＤ
サイクル制御部４フによりそれぞれ制御タイミングを発
生させる。
クの場合にはＢサイクル制御部４５％Ｃクロックの場合
にはＣサイクル制御部４６、Ｄり′ロックの場合にはＤ
サイクル制御部４フによりそれぞれ制御タイミングを発
生させる。
Ａクロックの場合について記述すると、Ａクロックに対
応したデータを中−ボード２から入力し、５ＶＰ３から
ス牟ヤンパスにより入力端子４４０を通してサイクル選
択レジスタ４９へ値をセットする。
応したデータを中−ボード２から入力し、５ＶＰ３から
ス牟ヤンパスにより入力端子４４０を通してサイクル選
択レジスタ４９へ値をセットする。
サイクル選択レジスタ４９の出力によりサイクルセレク
タ４ＢはＡサイクル制御部４４の出力を選択し、選択さ
れ走出力は記憶部４０、アドレスバッファ４１、ならび
にデータバッファ４２へそれぞれ送出され、ＣＰＵＩか
ら送出されたアドレスのセット、ＣＰＵ１から送出され
たデータのセット、または記憶部４０から読出されるデ
ータのセット、ならびに記憶部４０のタイミング制御が
Ａクロック時のサイクルで実行される。
タ４ＢはＡサイクル制御部４４の出力を選択し、選択さ
れ走出力は記憶部４０、アドレスバッファ４１、ならび
にデータバッファ４２へそれぞれ送出され、ＣＰＵＩか
ら送出されたアドレスのセット、ＣＰＵ１から送出され
たデータのセット、または記憶部４０から読出されるデ
ータのセット、ならびに記憶部４０のタイミング制御が
Ａクロック時のサイクルで実行される。
記憶部４０はアドレスバッファ４１からのアドレスとサ
イクルセレクタ４８からのタイミング信号とをデータバ
ッファ４２から受取り、さらに書込み時にはデータバッ
ファ４２からの書込みデータを受取抄、書込みまたは読
出しを実行する。読出しの場合には、読出しデータをデ
ータバッファ４２へ出力する。読出しの場合には、読出
しデータはデータバッファ４２から双方向端子４２０゜
１２０を通し、Ａクロック時のサイクルに対応したタイ
ミングでＣＰＵＩへ送出される。
イクルセレクタ４８からのタイミング信号とをデータバ
ッファ４２から受取り、さらに書込み時にはデータバッ
ファ４２からの書込みデータを受取抄、書込みまたは読
出しを実行する。読出しの場合には、読出しデータをデ
ータバッファ４２へ出力する。読出しの場合には、読出
しデータはデータバッファ４２から双方向端子４２０゜
１２０を通し、Ａクロック時のサイクルに対応したタイ
ミングでＣＰＵＩへ送出される。
以上、本発明の一実施例について説明したが、ここで説
明した実施例だよってのみ本発明は限定されるものでは
ないことは勿論である。
明した実施例だよってのみ本発明は限定されるものでは
ないことは勿論である。
（発明の効果）
以上説明したように本発明は、サイクルタイム選択レジ
スタを有してス中ヤンバスによシサイクルタイムを設定
することにより、ハード９エアに触れずにキーボード上
からサイクルタイムを設定することができるという効果
がある。
スタを有してス中ヤンバスによシサイクルタイムを設定
することにより、ハード９エアに触れずにキーボード上
からサイクルタイムを設定することができるという効果
がある。
＠１図は、本発明によるメモリサイクル選択方式の一実
施例を示すブロック図である。 １・・・ＣＰＵ ２・・昏キーボード ３−・・５ｖＰ ４−＃・記憶装置 ４０・・・記憶部 ４１・・・アドレスバッファ ４２・・・データバッファ ４３・・し共通制御部 ４４〜４フ・・・サイクル制御部 ４８・・・サイクルセレクタ ４９・・尋サイクル選択レジスタ １１０．１２０，１３０，４１０，４２０゜４３０．４
４０．・・・一端子
施例を示すブロック図である。 １・・・ＣＰＵ ２・・昏キーボード ３−・・５ｖＰ ４−＃・記憶装置 ４０・・・記憶部 ４１・・・アドレスバッファ ４２・・・データバッファ ４３・・し共通制御部 ４４〜４フ・・・サイクル制御部 ４８・・・サイクルセレクタ ４９・・尋サイクル選択レジスタ １１０．１２０，１３０，４１０，４２０゜４３０．４
４０．・・・一端子
Claims (1)
- システムクロックに対応してサイクルタイムを制御する
ための複数のサイクル制御部と、前記システムクロック
に応じて前記複数のサイクル制御部の一つを選択するた
めのサイクルセレクタと、ＳＶＰからの指示により前記
サイクルセレクタの選択を制御するためのサイクル選択
レジスタとを具備して構成したことを特徴とするメモリ
サイクル選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63075144A JPH01246647A (ja) | 1988-03-29 | 1988-03-29 | メモリサイクル選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63075144A JPH01246647A (ja) | 1988-03-29 | 1988-03-29 | メモリサイクル選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01246647A true JPH01246647A (ja) | 1989-10-02 |
Family
ID=13567710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63075144A Pending JPH01246647A (ja) | 1988-03-29 | 1988-03-29 | メモリサイクル選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01246647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003087187A1 (fr) * | 2002-04-15 | 2003-10-23 | Toagosei Co., Ltd. | Composition de resine durcissable aux rayonnements actiniques et produit de durcissement de cette derniere |
-
1988
- 1988-03-29 JP JP63075144A patent/JPH01246647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003087187A1 (fr) * | 2002-04-15 | 2003-10-23 | Toagosei Co., Ltd. | Composition de resine durcissable aux rayonnements actiniques et produit de durcissement de cette derniere |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| KR970004521B1 (ko) | 컴퓨터 입출력(i/o)보드 제어장치 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPH05197612A (ja) | データ・アクセス回路 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| SU1176382A1 (ru) | Буферное запоминающее устройство | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2001350645A (ja) | 計算機システム | |
| JPS62217483A (ja) | メモリ装置 | |
| JPS6182253A (ja) | メモリ−バンク切換方式 | |
| JPH0314145A (ja) | メモリアクセス回路 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPH01318127A (ja) | メモリ・バンクの切換方式 | |
| JPH04333940A (ja) | データ書き込み方式 | |
| JPH04188323A (ja) | マイクロ命令読み出し方式 | |
| JPH0546463A (ja) | 情報処理装置及びリードオンリーメモリ | |
| JPH05324458A (ja) | 主記憶装置の高速ページモード検出回路 | |
| JPH01281515A (ja) | メモリ制御装置 | |
| JPH01269140A (ja) | メモリ拡張回路 |