JPS6288031A - レジスタフアイル方式 - Google Patents
レジスタフアイル方式Info
- Publication number
- JPS6288031A JPS6288031A JP60227980A JP22798085A JPS6288031A JP S6288031 A JPS6288031 A JP S6288031A JP 60227980 A JP60227980 A JP 60227980A JP 22798085 A JP22798085 A JP 22798085A JP S6288031 A JPS6288031 A JP S6288031A
- Authority
- JP
- Japan
- Prior art keywords
- address
- byte
- signal
- register file
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はレジスタファイル方式に関し、特に任意のバイ
ト長を１ワードとするレジスタファイル方式に関する。
ト長を１ワードとするレジスタファイル方式に関する。
従来、この種のレジスタファイル方式は、データをワー
ド単位にレジスタファイルから読み出すものであって、
任意のバイトを先頭とする１ワード長のデータを直接レ
ジスタファイルから読み出すことはできなかった。
ド単位にレジスタファイルから読み出すものであって、
任意のバイトを先頭とする１ワード長のデータを直接レ
ジスタファイルから読み出すことはできなかった。
したがって、従来のレジスタファイル方式により指定さ
れたアドレスの任意のバイトを先頭としてｌワード長の
データをレジスタファイルから得る場合には、まず、指
定されたアドレスより２ワ一ド分のデータを読み出し、
読み出されたデータのうちの初めのアドレスのデータを
、その先頭として指定されたバイトが最上位となるよう
にバイトアドレス−１だけ左に論理シフトする。また、
読み出されたデータのうちの次のアドレスのデータを末
尾となるバイトが最下位となるように１ワード長のバイ
ト数−バイトアドレス＋１だけ右に論理シフトする。そ
して、初めのアドレスのデータをシフトしたものと次の
アドレスのデータをシフトしたものとを論理和して、指
定されたバイトを先頭とする１ワード長のデータを得る
。
れたアドレスの任意のバイトを先頭としてｌワード長の
データをレジスタファイルから得る場合には、まず、指
定されたアドレスより２ワ一ド分のデータを読み出し、
読み出されたデータのうちの初めのアドレスのデータを
、その先頭として指定されたバイトが最上位となるよう
にバイトアドレス−１だけ左に論理シフトする。また、
読み出されたデータのうちの次のアドレスのデータを末
尾となるバイトが最下位となるように１ワード長のバイ
ト数−バイトアドレス＋１だけ右に論理シフトする。そ
して、初めのアドレスのデータをシフトしたものと次の
アドレスのデータをシフトしたものとを論理和して、指
定されたバイトを先頭とする１ワード長のデータを得る
。
上述した従来のレジスタファイル方式は、データをワー
ド単位にレジスタファイルから読み出すものであったの
で、任意のバイトを先頭とする１ワ一ド分のデータをレ
ジスタファイルから得ようとすると処理速度が遅（なる
という欠点がある。
ド単位にレジスタファイルから読み出すものであったの
で、任意のバイトを先頭とする１ワ一ド分のデータをレ
ジスタファイルから得ようとすると処理速度が遅（なる
という欠点がある。
本発明の目的は、任意のバイトを先頭として１ワード長
のデータを直接読出し可能とするレジスタファイル方式
を提供することにある。
のデータを直接読出し可能とするレジスタファイル方式
を提供することにある。
本発明のレジスタファイル方式は、アドレス信号をデコ
ードしてアドレスデコード信号を出力するアドレスデコ
ード手段と、前記アドレス信号により指定されるアドレ
スのレジスタのどのバイトを先頭とするかを示すバイト
アドレス信号をデコードするバイトアドレス制御手段と
、このバイトアドレス制御手段によりデコードされたバ
イトセレクト信号で前記アドレスデコード信号をシフト
するアドレスシフト手段と、複数のレジスタからなって
いて前記アドレスデコード手段および前記アドレスシフ
ト手段の出力をバイトごとのアドレスとして対応するレ
ジスタの内容をバイト単位に出力するレジスタファイル
と、このレジスタファイルから出力されたバイトごとの
レジスタの内容を前記バイトアドレス信号の示すシフト
数だけバイト単位にシフトして出力するデータシフト手
段とを有する。
ードしてアドレスデコード信号を出力するアドレスデコ
ード手段と、前記アドレス信号により指定されるアドレ
スのレジスタのどのバイトを先頭とするかを示すバイト
アドレス信号をデコードするバイトアドレス制御手段と
、このバイトアドレス制御手段によりデコードされたバ
イトセレクト信号で前記アドレスデコード信号をシフト
するアドレスシフト手段と、複数のレジスタからなって
いて前記アドレスデコード手段および前記アドレスシフ
ト手段の出力をバイトごとのアドレスとして対応するレ
ジスタの内容をバイト単位に出力するレジスタファイル
と、このレジスタファイルから出力されたバイトごとの
レジスタの内容を前記バイトアドレス信号の示すシフト
数だけバイト単位にシフトして出力するデータシフト手
段とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である０本
実施例のレジスタファイル方式は、４個のレジスタファ
イル１，２．３および４と、３個のセレクタ５．６およ
び７と、アドレスデコーダ８と、バイトアドレス制御回
路９と、シフタ１０とから構成されている。
実施例のレジスタファイル方式は、４個のレジスタファ
イル１，２．３および４と、３個のセレクタ５．６およ
び７と、アドレスデコーダ８と、バイトアドレス制御回
路９と、シフタ１０とから構成されている。
レジスタファイル１，２．３および４は、それぞれ１バ
イト×８の構成（第３図（ａｌおよび山）参照）を有し
、全体で１ワード４バイトで８ワード構成となっている
。
イト×８の構成（第３図（ａｌおよび山）参照）を有し
、全体で１ワード４バイトで８ワード構成となっている
。
セレクタ５．６および７は、バイトアドレス制御回路９
からバイトセレクト信号線２２．２３および２４を介し
て供給される各１ピントのバイトセレクト信号に応じて
、アドレスデコーダ８で、デコードされアドレスデコー
ド信号線２１を介して入力されるアドレスデコード信号
をそのまま出力するか、右１ビツトローテイトシフトし
て出力するかを選択する。セレクタ５．６および７は、
セレクト入力が“０”のときに入力データをそのまま出
力し、“１”のときに入力データを右１ビツトローテイ
トシフトして出力する。セレクタ５．６および７は、全
体としてアドレスシフト手段としての役目をする。
からバイトセレクト信号線２２．２３および２４を介し
て供給される各１ピントのバイトセレクト信号に応じて
、アドレスデコーダ８で、デコードされアドレスデコー
ド信号線２１を介して入力されるアドレスデコード信号
をそのまま出力するか、右１ビツトローテイトシフトし
て出力するかを選択する。セレクタ５．６および７は、
セレクト入力が“０”のときに入力データをそのまま出
力し、“１”のときに入力データを右１ビツトローテイ
トシフトして出力する。セレクタ５．６および７は、全
体としてアドレスシフト手段としての役目をする。
アドレスデコーダ８は、３ビツト入力８ビツト出力のデ
コーダであって、３ビツトのアドレス信号線２０を介し
て供給されるアドレス信号を入力の値に対応するビット
にフラグを立てるようにデコードし、８ビツトのアドレ
スデコード信号としてアドレスデコード信号線２１を介
してセレクタ５゜６および７ならびにレジスタファイル
４にそれぞれ供給する。
コーダであって、３ビツトのアドレス信号線２０を介し
て供給されるアドレス信号を入力の値に対応するビット
にフラグを立てるようにデコードし、８ビツトのアドレ
スデコード信号としてアドレスデコード信号線２１を介
してセレクタ５゜６および７ならびにレジスタファイル
４にそれぞれ供給する。
バイトアドレス制御回路９は、２ビツトのバイトアドレ
ス信号ｗＡ２５を介して供給されるバイトアドレス信号
に基づいてセレクタ５．６および７にアドレスデコード
信号をそのまま出力するか右１ビツトローテイトシフト
して出力するかを指示するセレクト信号を発生する。
ス信号ｗＡ２５を介して供給されるバイトアドレス信号
に基づいてセレクタ５．６および７にアドレスデコード
信号をそのまま出力するか右１ビツトローテイトシフト
して出力するかを指示するセレクト信号を発生する。
シック１０ば、４ビツト×８のシックであって、各８ビ
ツトのバイトデータ信号線２６．２７．２８および２９
を介してレジスタファイル１，２．３および４の出力に
それぞれ接続されている。このシフタ１０ば、バイトデ
ータ信号線２６．２７．２８および２９を介してレジス
タファイル１．２．３および４から読み出される８ビツ
ト×４の出力データをセレクタ５．６および７ならびに
アドレスデコーダ８の出力に応じてバイト単位にシフト
して信号線３０を介して出力する。
ツトのバイトデータ信号線２６．２７．２８および２９
を介してレジスタファイル１，２．３および４の出力に
それぞれ接続されている。このシフタ１０ば、バイトデ
ータ信号線２６．２７．２８および２９を介してレジス
タファイル１．２．３および４から読み出される８ビツ
ト×４の出力データをセレクタ５．６および７ならびに
アドレスデコーダ８の出力に応じてバイト単位にシフト
して信号線３０を介して出力する。
次に、このように構成された本実施例のレジスタファイ
ル方式の動作について説明する。
ル方式の動作について説明する。
外部よりアドレス信号線２０を介して入力されたアドレ
ス信号はアドレスデコーダ８によりデコードされ、信号
線２１を介してアドレスデコード信号としてセレクタ５
，６および７ならびにレジスタファイル４にそれぞれ入
力される。
ス信号はアドレスデコーダ８によりデコードされ、信号
線２１を介してアドレスデコード信号としてセレクタ５
，６および７ならびにレジスタファイル４にそれぞれ入
力される。
ここで、アドレス信号が“ｏｉｏ ”で、先頭のバイト
を示すバイトアドレス信号が“０１”の場合について考
えると、アドレス信号が”０１０”なので、アドレスデ
コーダ８でデコードされたアドレスデコード信号は”
００１０００００”になる。また、バイトアドレス信号
は０１°なので、第２図に示す表よりセレクタ５のセレ
クト入力は“１“となり、セレクタ６および７のセレク
ト入力は“０゛になる。
を示すバイトアドレス信号が“０１”の場合について考
えると、アドレス信号が”０１０”なので、アドレスデ
コーダ８でデコードされたアドレスデコード信号は”
００１０００００”になる。また、バイトアドレス信号
は０１°なので、第２図に示す表よりセレクタ５のセレ
クト入力は“１“となり、セレクタ６および７のセレク
ト入力は“０゛になる。
よって、セレクタ５はセレクト入力が“１”なので、入
力であるアドレスデコード信号″００１０００００“は
右１ビツトローテイトシフトされて“ｏｏｏｉｏｏｏｏ
”がレジスタファイル１に入力される。一方、セレクタ
６および７のセレクト入力は′Ｏ″なので、レジスタフ
ァイル２，３および４には、アドレスデコード信号”Ｑ
ＯｌｏｏＯＯＯ”がそのまま入力される。
力であるアドレスデコード信号″００１０００００“は
右１ビツトローテイトシフトされて“ｏｏｏｉｏｏｏｏ
”がレジスタファイル１に入力される。一方、セレクタ
６および７のセレクト入力は′Ｏ″なので、レジスタフ
ァイル２，３および４には、アドレスデコード信号”Ｑ
ＯｌｏｏＯＯＯ”がそのまま入力される。
よって、第３図（ａｌに示すように、” ０００１００
００ ”と００１０００００″との１”に対応するレジ
スタ（第３図ｆａｔの斜線部参照）がイネーブルされる
。そして、レジスタファイル１．２．３および４から読
み出されたバイトデータは、信号線２６．２７．２８お
よび２９を介してそれぞれシフタ１０に入力される。
００ ”と００１０００００″との１”に対応するレジ
スタ（第３図ｆａｔの斜線部参照）がイネーブルされる
。そして、レジスタファイル１．２．３および４から読
み出されたバイトデータは、信号線２６．２７．２８お
よび２９を介してそれぞれシフタ１０に入力される。
いま、信号ｖＡ２５を介して入力されるバイトアドレス
信号が“０１′なので、レジスタファイルｌ。
信号が“０１′なので、レジスタファイルｌ。
２．３および４から読み出されたバイトデータはシフタ
１０で１バイト分だけシフトされ、第２図の表に示すよ
うにシフタ１０のシフト出力はレジスタファイル２の出
力データ“Ｂｏを先頭としてレジスタファイル３．４．
１の出力データ″Ｃ”。
１０で１バイト分だけシフトされ、第２図の表に示すよ
うにシフタ１０のシフト出力はレジスタファイル２の出
力データ“Ｂｏを先頭としてレジスタファイル３．４．
１の出力データ″Ｃ”。
“Ｄ”、′Ａ”の順になる。
次に、アドレス信号が１１１″、バイトアドレス信号が
“１１′である場合について考えると、アドレス４言号
が１１１”なので、アドレスデコード信号は“ｏｏｏｏ
ｏｏｏｉ”になる、また、バイトアドレス信号は“１１
”なので、第２図の表よりセレクタ５．６および７のセ
レクト入力はすべて′ｌ”となる。よって、セレクタ５
．６および７に入力されたアドレスデコード信号“ｏｏ
ｏｏｏｏｏｔ ”は右１ビツトローテイトシフトされ、
” １０００００００ゝがレジスタファイル１．２およ
び３に入力される。レジスタファイル４には、アドレス
デコート信号″０００００００１”がそのまま入力され
る。よって、第３図（′ｂ）に示すように、“１０００
００００″と” ｏｏｏｏｏｏｏｔ”との“１”に対応
するレジスタ（第３図（ト））の斜線部参照）がイネー
ブルされる。そして、レジスタファイル１．２．３およ
び４から読み出されたバイトデータは、信号ｙＬｆＡ２
６．２７．２８および２９を介してそれぞれシフタ１０
に入力される。
“１１′である場合について考えると、アドレス４言号
が１１１”なので、アドレスデコード信号は“ｏｏｏｏ
ｏｏｏｉ”になる、また、バイトアドレス信号は“１１
”なので、第２図の表よりセレクタ５．６および７のセ
レクト入力はすべて′ｌ”となる。よって、セレクタ５
．６および７に入力されたアドレスデコード信号“ｏｏ
ｏｏｏｏｏｔ ”は右１ビツトローテイトシフトされ、
” １０００００００ゝがレジスタファイル１．２およ
び３に入力される。レジスタファイル４には、アドレス
デコート信号″０００００００１”がそのまま入力され
る。よって、第３図（′ｂ）に示すように、“１０００
００００″と” ｏｏｏｏｏｏｏｔ”との“１”に対応
するレジスタ（第３図（ト））の斜線部参照）がイネー
ブルされる。そして、レジスタファイル１．２．３およ
び４から読み出されたバイトデータは、信号ｙＬｆＡ２
６．２７．２８および２９を介してそれぞれシフタ１０
に入力される。
いま、バイトアドレス信号がＩＩ”なので、レジスタフ
ァイル１，２．３および４から読み出されたバイトデー
タはシフタｌＯで３バイト分シフトされ、第２図の表に
示すようにソフタ１０のシフト出力はレジスタファイル
４の出力データ“Ｄ”を先頭としてレジスタファイル１
，２．３の出力データ′Ａ′″、“Ｂ”、′Ｃ″の順に
なる。
ァイル１，２．３および４から読み出されたバイトデー
タはシフタｌＯで３バイト分シフトされ、第２図の表に
示すようにソフタ１０のシフト出力はレジスタファイル
４の出力データ“Ｄ”を先頭としてレジスタファイル１
，２．３の出力データ′Ａ′″、“Ｂ”、′Ｃ″の順に
なる。
なお、上記実施例では、レジスタファイル１゜２．３お
よび４を全体として３２ビツト×８ワード構成であると
したが、一般のレジスタファイルのビット×ワード構成
に拡張可能であり、セレクタ５．６．７およびシフタ１
０も一般のシフト手段に拡張可能である。
よび４を全体として３２ビツト×８ワード構成であると
したが、一般のレジスタファイルのビット×ワード構成
に拡張可能であり、セレクタ５．６．７およびシフタ１
０も一般のシフト手段に拡張可能である。
また、上記実施例では、アドレス信号が“０００”のと
きにはデコードすると“１０００００００”となるが、
アドレスデコード信号が“ｏｏｏｏｏｏｏｉ”になるよ
うにした場合にはアドレスデコード信号をシフト手段に
より左１ビツトローテイトシフトするようにすればよい
。
きにはデコードすると“１０００００００”となるが、
アドレスデコード信号が“ｏｏｏｏｏｏｏｉ”になるよ
うにした場合にはアドレスデコード信号をシフト手段に
より左１ビツトローテイトシフトするようにすればよい
。
以上説明したように本発明は、任意のバイトを先頭とし
て１ワード長のデータを直接読出し可能とすることによ
り、処理速度を高速化できる効果がある。
て１ワード長のデータを直接読出し可能とすることによ
り、処理速度を高速化できる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
バイトアドレス信号に対するセレクタおよびシックの機
能を示す表、 第３図（ａ）および偽）はレジスタファイルの内容を具
体的な場合についてそれぞれ説明する図である。 図において、 １．２，３．４・・・レジスタファイル、５．６．７・
・・・・セレクタ、 ８・・・・・アドレスデコーダ、 ９・・・・・バイトアドレス制御回路、１０・・・・・
シフタ、 ２０・・・・・アドレス信号線、 ２１・・・・・アドレスデコード信号線、２２、２３．
２４・・・・・バイトセレクト信号線、２５・・・・・
バイトアドレス信号線、２６、２７．２８．２９・・・
バイトデータ信号線、３０・・・・・出力信号線である
。 第１図 第２図
バイトアドレス信号に対するセレクタおよびシックの機
能を示す表、 第３図（ａ）および偽）はレジスタファイルの内容を具
体的な場合についてそれぞれ説明する図である。 図において、 １．２，３．４・・・レジスタファイル、５．６．７・
・・・・セレクタ、 ８・・・・・アドレスデコーダ、 ９・・・・・バイトアドレス制御回路、１０・・・・・
シフタ、 ２０・・・・・アドレス信号線、 ２１・・・・・アドレスデコード信号線、２２、２３．
２４・・・・・バイトセレクト信号線、２５・・・・・
バイトアドレス信号線、２６、２７．２８．２９・・・
バイトデータ信号線、３０・・・・・出力信号線である
。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 アドレス信号をデコードしてアドレスデコード信号を出
力するアドレスデコード手段と、 前記アドレス信号により指定されるアドレスのレジスタ
のどのバイトを先頭とするかを示すバイトアドレス信号
をデコードするバイトアドレス制御手段と、 このバイトアドレス制御手段によりデコードされたバイ
トセレクト信号で前記アドレスデコード信号をシフトす
るアドレスシフト手段と、 複数のレジスタからなっていて前記アドレスデコード手
段および前記アドレスシフト手段の出力をバイトごとの
アドレスとして対応するレジスタの内容をバイト単位に
出力するレジスタファイルと、 このレジスタファイルから出力されたバイトごとのレジ
スタの内容を前記バイトアドレス信号の示すシフト数だ
けバイト単位にシフトして出力するデータシフト手段と
、 を有することを特徴とするレジスタファイル方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227980A JPS6288031A (ja) | 1985-10-14 | 1985-10-14 | レジスタフアイル方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227980A JPS6288031A (ja) | 1985-10-14 | 1985-10-14 | レジスタフアイル方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288031A true JPS6288031A (ja) | 1987-04-22 |
Family
ID=16869273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227980A Pending JPS6288031A (ja) | 1985-10-14 | 1985-10-14 | レジスタフアイル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288031A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6491264A (en) * | 1987-09-30 | 1989-04-10 | Nec Corp | Data transfer controller |
| JPH055708U (ja) * | 1991-07-11 | 1993-01-26 | 石川島播磨重工業株式会社 | ゴミ搬送装置 |
| JPH055706U (ja) * | 1991-07-08 | 1993-01-26 | 石川島播磨重工業株式会社 | ゴミ搬送装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556667A (en) * | 1978-06-30 | 1980-01-18 | Fujitsu Ltd | Data transfer system with buffer register |
| JPS59113582A (ja) * | 1982-12-21 | 1984-06-30 | Fuji Xerox Co Ltd | 記憶装置 |
-
1985
- 1985-10-14 JP JP60227980A patent/JPS6288031A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556667A (en) * | 1978-06-30 | 1980-01-18 | Fujitsu Ltd | Data transfer system with buffer register |
| JPS59113582A (ja) * | 1982-12-21 | 1984-06-30 | Fuji Xerox Co Ltd | 記憶装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6491264A (en) * | 1987-09-30 | 1989-04-10 | Nec Corp | Data transfer controller |
| JPH055706U (ja) * | 1991-07-08 | 1993-01-26 | 石川島播磨重工業株式会社 | ゴミ搬送装置 |
| JPH055708U (ja) * | 1991-07-11 | 1993-01-26 | 石川島播磨重工業株式会社 | ゴミ搬送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175154A (en) | Shift circuit | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| US20050256996A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
| US4364025A (en) | Format switch | |
| US5233695A (en) | Microprocessor with a reduced size microprogram | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JPH0778722B2 (ja) | レジスタファイル方式 | |
| JPH02126321A (ja) | 命令コードのデコード装置 | |
| JPS63245522A (ja) | マイクロプロセツサ | |
| JPH03288228A (ja) | 情報処理装置 | |
| JP3054787B2 (ja) | 可変長符号の復号装置 | |
| JP2564318B2 (ja) | 通信処理装置 | |
| JPS61285540A (ja) | 情報処理装置 | |
| JPS63208942A (ja) | マイクロプログラムメモリ回路 | |
| JPH0566922A (ja) | １０進演算回路 | |
| JPS61267162A (ja) | デ−タ転送装置 | |
| JPS6120135A (ja) | デ−タ処理装置 | |
| JPH0218732B2 (ja) | ||
| JPS63244137A (ja) | 演算処理装置 | |
| JPS63178332A (ja) | デ−タテスト回路 | |
| JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
| JPH01297758A (ja) | マイクロコンピュータ間データ伝送方法 | |
| JPS63291108A (ja) | プロセツサ | |
| JPS61295765A (ja) | ランレングス符号化復号化方式 | |
| JPS62248038A (ja) | シグナルプロセツサのテスト回路 |