JPS61190643A - 記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明線、情報処理装置における記憶制御方式に関する
ものであり、更に具体的には、マイクロプロセッサに接
続される記憶装置の記憶容量を拡大する場合に用いて好
適な記憶制御方式に関するものである。

〔従来の技術〕

マイクロプロセッサにおいては、従来Ｉ！接アクセスで
きる記憶装置の記憶部ｔｈ、そのマイクロプロセッサの
アドレスのバス＠（ピッ）１１）で定まる値までに制約
されている。列えば、１０ビツトのパス幅でアドレスの
単位がバイトの場合、記憶装置の記憶容量の最大値はＩ
　ＫＢ　（キロバイト）である。

従来、記憶装置の記憶容量が不足する場合は、ディスク
装置などの二次記憶装置を用い、必要なデータをその都
度二次記憶装置から記憶装置へ転送後、使用する形で使
用している。例えば、プｉグラムが記憶装置に収容しき
れない場合、収容できない分のプログラムを二次記憶装
置に格納し、そのプログラムが必ＵＫなった時点で、記
憶装置へ読み込み使用している。このようなシステムで
は、二次記憶装置へのアクセスに時間を取られるため、
処理時間が長くなるという欠点がある。

最近では、半＄１メモリの低価格化に伴って、半導体デ
ィスク装置も出現している。これは、記憶素子に半導体
を用い、マイクロプロセッサ上のプログラムから紘ディ
スク装置に見えるようにし丸ものであり、このようなデ
ィスクを使えば、通常のディスク装置に比べて、高速の
アクセスが可能でめり、処理時間の短Ｊｌｌｔ−図るこ
とができる。

しかし、この場合でも、必要の都度、半導本ディスク装
置から記憶装置へ読み出す処理が必要となり、このため
に処理時間が長くなるという欠点がある。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、一般に普及したマ
イクロブ彎セッサそのものへは改造を加えることなく、
マイクロプロセッサに接続する記憶装置の記憶容量の拡
大を可能にすること、であると云える。従って本発明は
、従来、二次記憶装置に置いていたプログラム等を、拡
大した記憶装置に配置して処理時間の短縮を図ることを
可能にする記憶制御方式を提供することを目的とする。

〔問題点を解決するための手段および作用〕上記目的を
達成するため、本発明は、マイクロプロセッサとアドレ
スバスを介して結合された記憶装置において、前記アド
レスバスのバス幅（ビット数）で定まる記憶容量よりも
大きな容量をもつ記憶部と、前記アドレスバスからのデ
ータ（入力データ）を入力され該データ１：構成するビ
ット数より多いビット数からなるデータ（出力データ）
に変換して出力するマツプメモリ部と、第１の動作モー
ドにあるときは前記アドレスバスからのデータ（入力デ
ータ）ｔ−１１接アドレスデータとして前記記憶部へ供
給し、＠２の動作モードにあるときＦｉ、前記入力デー
タをマツプメモリ部を介して変換することにより得られ
る出力データをアドレスデータとして前記記憶部へ供給
する動作モード制御部と、前記動作モード制御部に対し
てその動作モードを指定する手段とを具備し、 前記ｍ２の動作セードにあるときは、前記マツプメモリ
の内容を書き換えて、その入力データと出力データとの
間の変換関係を可変とすることにより、前記記憶部の任
意の場所へマイクロプロセッサからアクセス可能にした
ことを特徴としている。

〔実施例〕

ｗｃ１図り本発明の一実施例を示すブロック図である。

同図において、１はマイクロプロセッサＭと記憶装置Ｒ
との間でインクフェース信号の授受を行コインタフエー
ス制御部、２はアドレス変換のためのデータを貯えるマ
ツプメモリ部、３は記憶部４に対する絖み出し、書き込
みアドレスとして、スルーモードにあるときとマッグモ
ードにるるときとでは、異なったアドレスを切替えて供
給するモード制御部、４はマイクロプロセラ？Ｍが直接
アクセスするデータを記憶するアドレスバス幅で定まる
記憶容量より大きな容量をもつ記憶部、５はマイクロプ
ロセッサＭからの指示により、マツプメモリｕ２に対す
るデータの統み出し、書き込みおよびモード制御１０部
３に対するモード値としてスルーモードとマツプモード
の切替設定を行う切替え制御部、６は記ｔｇ装置内台部
の信号を開開する制御部である。

記憶部ｆｆ１ｔＦＬの動作は、大別して２つの動作から
なる。１つはマイクロプロセッサＭから与えられる１ド
レ゛ス情報にもとづいて記憶データの読み出し、書き込
みを行う動作であり、他の１つは、記憶データの読み出
し、書き込みを行う場合の動作環境としてのマツプメモ
リ部２のデータおよび、モード制御部３におけるモード
値を設定する動作である。

記憶データの読み出し、書き込みの＃！Ｉｆ！ｒ、マイ
クロプロセッサＭから与えられるアドレス情報はインタ
フェース制御部１を介してマツプメモリ部２およびモー
ド制御部６へ与えられる。マツプメモリ部２では、与え
られた情報をマツプメモリのアドレスとしてデータの読
み出しを行い、モード制御部３へ与える。モード制御部
３ではモード値がスルーモードの場合は、インクフェー
ス制御部１から与えられた情報を選択し、モード値がマ
ツプモードの場合は、マツプメモリ部２から与えられた
情報を選択し、これを記憶部４に与える。記憶部４では
、モード制御部５から与えられた情報をアドレスとして
データの読み出し、書き込みを行う。読み出し、書き込
みのデータはインタフェース制御部１を介してｉイクロ
プロ七ツサＭとやり取りｔ−行う。

動作環境の設定の場合、マイクロプロセッサＭから与え
られる指示信号は、インタフェース制御部１を介して切
替制御部５へ与えられる。指示信号ハマツプメモリデー
タの読み出し、書き込みに関するものと、モード値の設
定に関するものからなり、マツプメモリデータの読み出
し書き込みの場合、切替制御部５は、指示信号にもとづ
いて、マツプメモリ部２に対し、データｒｖＩ！！み出
し、書き込み指示を行う。読み出し、書き込みのデータ
は、インタフェース制御部１ｔ−介してマツプメモリ部
２とマイクロプロセッサＭとの間でやりとり管行う。

モード値の設定の場合、切替制御部５は、指示信号にも
とづいてモード制御部３に対し、モード値をスルーモー
ドあるいはマツプモードに設定する指示を行う。

第２図は、アドレスバス幅１０ビツトの場合を岡にとり
、マツプメモリによるアドレス変換の概念を示したもの
で、７はマイクロプロセッサから記憶装置へのアドレス
バス幅１０ビツトのアドレス情報、８はマツプメモリ部
２でアドレス変換後のアドレス情報であり、第２図のガ
では、アドレス情報７の１０ビツトのうち上位２ビツト
をｉツブメモリ２ａのアドレスとしてマツプメモリ２ａ
を続出し、マツプメモリ２！のデータ４ビツトで、該２
ビツトを置き換えることにより１２ビツトに変換される
。

従ってこの場合、マイクロプロセッサＭのアドレスバス
で定められる記憶容量の４倍までの容量をもつ記憶装置
を接続することが可能でおり、マツプメモリ２ａのデー
タを書き換えることにより、該記憶装置の任意のアドレ
スにアクセスできる。

第３図はマツプメモリの書き換えによる記憶部へのアク
セスの例を示した説明図であり、第３図のマツプメモリ
の状態１の場合、マイクロプロセッサからアクセスでき
る記憶部のエリアはエリア０．２，４．８となり、状１
１Ｉ４２の場合、エリア１゜６．１１，１５となる。

このようにマツプメモリのデータを変えることで、記憶
装置の任意のエリアへ直接アクセスすることが可能とな
る。

尚、アドレスバス幅が１０ビツトである例について説明
したが、バス幅が１６ビツト、２０ビツト醇である＃ｈ
ｆ！ｒにも本発明を適用できることが容易に類推できる
。

〔発明の効果〕

以上説明したように、本発明によれば、マツプメモリの
容１ｋを選択することにより、マイクロプロセッサのア
ドレスバスの制約Ｋかかわらず大きな容量の記憶装置を
マイクロプロセッサに接続可能となり、記憶容量の拡張
が可能となる。これにより、例えば従来、ディスク装置
などの二次記憶装置に収容し、必要の都度記憶装置に読
込んで利用していたプログラムなどを、拡張された記憶
装置に配置することにより、一度記憶装置へ読込んだあ
とはいつでも直接利用可能となることより、処理速度の
向上を図ることができる。

またモード制御部によりスルーモード金膜けたことによ
り、記憶容量會増やさない従来形装置との互換性を確保
し、既存ソフトウェアの継承性を可能としている。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
７ドレスパス幅が１０ビツトの場合の例でマツプメモリ
によるアドレス変換の概念を示す概念図、第３図はマツ
プメそすの書き換えによる記憶部へのアクセスの９Ｉｌ
ｋ示す説明図、である。 符号説明 １・・・・・・インタフェース制御部、２・・・・・・
マツプメモリ部、３・・・・・・そ−ド制御部、４・・
・・・・記憶部、５・・・・・・切替制御部、６・・・
・・・記憶装置制御部、７・・・・・・マイク京プロセ
ッサからのアドレス情報、８・・・・・・ｉツブメモリ
部でのアドレス変換後のアドレス情報。 代理人　弁理士　並　木　昭　夫 代理人弁理士　松　崎　　　　清 茗　１　図

Claims (1)

1. 【特許請求の範囲】 １）マイクロプロセッサとアドレスバスを介して結合さ
   れた記憶装置において、前記アドレスバスのバス幅（ビ
   ット数）で定まる記憶容量よりも大きな容量をもつ記憶
   部と、前記アドレスバスからのデータ（入力データ）を
   入力され該データを構成するビット数より多いビット数
   からなるデータ（出力データ）に変換して出力するマッ
   プメモリ部と、第１の動作モードにあるときは前記アド
   レスバスからのデータ（入力データ）を直接アドレスデ
   ータとして前記記憶部へ供給し、第２の動作モードにあ
   るときは、前記入力データをマップメモリ部を介して変
   換することにより得られる出力データをアドレスデータ
   として前記記憶部へ供給する動作モード制御部と、前記
   動作モード制御部に対してその動作モードを指定する手
   段とを具備し、 前記第２の動作モードにあるときは、前記マップメモリ
   の内容を書き換えて、その入力データと出力データとの
   間の変換関係を可変とすることにより、前記記憶部の任
   意の場所へマイクロプロセッサからアクセス可能にした
   ことを特徴とする記憶制御方式。