JPS6142301B2

JPS6142301B2 -

Info

Publication number: JPS6142301B2
Application number: JP53141446A
Authority: JP
Inventors: Katsumi Uchida
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-11-16
Filing date: 1978-11-16
Publication date: 1986-09-20
Also published as: JPS5567853A

Description

【発明の詳細な説明】本発明は電子計算機等に用いる論理装置に関す
る。一般に、電子計算システムの運用において
は、プログラムのデパツクや装置の障害探索を行
うため命令の流れを調べる必要性が頻繁に生じて
いる。従来の論理装置では、このための補助手段
として、１命令を実行する毎に割込みを発生させ
て内部状態を報告させるトレースモード機能、オ
ペレータが指定した命令またはデータにアクセス
したときに停止または割込みを発生するアドレス
ストツプ機能およびオペレータが手操作により１
命令ずつ実行を進めるシルグルステツプ機能等を
用いて対処している。しかしながら、従来のトレ
ースモード機能では、１命令毎に割込み動作を伴
うので、時間に関係する動作の場合、実際の定常
動作と異なることが多いという欠点を有してい
る。また、アドレスストツプ機能の場合、いくつ
かの分岐を調べるために操作の回数が増加するば
かりでなく、停止番地の命令と次の命令が時間的
に連続する必要がある場合、後続の実行が不可能
になつてくる。さらにシングルステツプ機能につ
いては、操作が頻わしいばかりでなく前二者にお
いて生じる欠点をも持ち合わせている。

このように、従来の論理装置における命令の流
れの監視機能ではいずれも寸分ではないという欠
点がある。

本発明の目的は上述の欠点を除去した論理装置
を提供することにある。

本発明の装置は、飛越し動作を指示した命令が
格納されていた記憶手段におけるアドレスを次の
飛越し動作まで格納する第１の格納手段と、前記
飛越し動作が行なわれる毎に新たに行なわれた飛
越し動作を指示した命令が格納されていた前記記
憶手段におけるアドレスと前記格納手段に格納さ
れたアドレスとを比較する比較手段と、この比較手段による比較結果が一致しないとき
は格納されていた前記記憶手段中のアドレスを格
納する第２の格納手段と、この第２の格納手段に記憶されたアドレスを自
動的に更新する更新手段とを含むことを特徴とす
る。

以下本発明の一実施例について図面を参照して
詳細に説明する。本発明の論理装置は、フリツプ
フロツプ１４や１５、アンドゲート１６や１７お
よびアドレスカウンタ１３から構成されるアドレ
ス更新部１、処理部２、アンドゲート１８や１９
および制御信号発生回路５０から構成される制御
部３、比較部４、記憶部１０、飛越アドレスレジ
スタ１１および読み出しレジスタ１２から構成さ
れている。処理部２とアドレス更新部１との間に
は、書込モードセツト信号２１、書込モードリセ
ツト信号２２、読出モードセツト信号２４、読出
モードリセツト信号２５、アドレスリセツト信号
２６およびカウントアウト信号２８が授受されて
いる。また、処理部２から制御部３には、飛越信
号２０および読出指示信号２３が与えられる。さ
らに、処理部２から飛越アドレスレジスタ１１お
よび比較部４には、命令アドレス情報２７が与え
られ、読出レジスタ１２から処理部２には、飛越
アドレス情報２９が与えられる。信号３０〜３９
は処理部２からの信号２０〜２７に従い飛越命令
アドレスの書込みまたは読出し動作を行うための
信号である。

次に各ブロツクの機能を説明する。まず、処理
部２では命令が取出されかつ実行される。記憶部
１０には同一飛越の連続でない飛越が成立したと
き該当する命令アドレスが貯えられる。この記憶
部１０に対する動作には書み動作と読出し動作の
２通りがあり、それぞれフリツプフロツプ１４や
１５でこれらの動作モードが設定される。フリツ
プフロツプ１４や１５のそれぞれのＳ端子はセツ
ト入力、Ｒ端子はリセツト入力およびＱ端子は肯
定出力を示す。アンドゲート１６や１７では、そ
れぞれ書込動作モードや読出動作モードのとき制
御部３からのカウントクロツク信号３８によりア
ドレスカウンタ１３の更新を行わせる信号を送出
する。アドレスカウンタ１３では、書込動作また
は読出動作を行うための記憶部１０のアドレス情
報３２が生成され、記憶部１０の容量をＮとした
とき、Ｎを上限とした歩進または減進動作が行な
われる。この実施例では書込動作モードのときの
計数動作を歩進動作、読出動作モードのときの計
数動作を減進動作とするが、実現方法はこの逆の
動作でもよい。比較部４では命令アドレス情報２
７と飛越アドレスレジスタ１１に保持されている
旧飛越命令アドレスとの一致か否かが検査されて
その結果が不一致ならば不一致信号３９が出力さ
れる。制御部３におけるアンドゲート１８では書
込動作モード中に飛越信号２０を受信したとき制
御信号発生回路５０へ書込制御が促され、アンド
ゲート１９では読出動作モード中に読出指示信号
２３を受信する毎に制御信号発生回路５０ではア
ンドゲート１８や１９からの出力４０や４１に基
づいてレジスタセツト信号３６や３７、記憶部１
０への書込みおよび読出しを制御するための記憶
制御信号３５およびアドレスカウンタの更新のタ
イミングを決めるカウントクロツク信号３８が生
成される。飛越アドレスレジスタ１１は、飛越を
実行した命令のアドレスを保持してその出力３３
を記憶部１０への書込情報とするだけでなく次の
飛越アドレスとの比較情報とするレジスタであ
り、読出しレジスタには記憶部１０からの読出情
報３４を一時記憶するものである。

次に本発明装置の動作を詳細に説明する。まず
書込動作について説明すると、書込モードの設定
や解除動作はそれぞれ処理部２からの書込モード
セツト信号２１や書込モードリセツト信号２２で
行なわれる。書込モードの設定、すなわちフリツ
プフロツプ１４はセツトされているものとする。
命令アドレス情報２７は現在実行中の命令のアド
レスを示す情報であり、比較部４では常時この命
令アドレス情報２７と飛越アドレスレジスタ１１
の出力３３、すなわち旧飛越命令のアドレスとを
比較して両者が一致しなければ不一致信号３８を
常時出力している。処理部２で飛越が発生すると
処理部２から飛越信号２０が送出され、このとき
同一飛越が連続しなければ不一致信号３９が出力
されているのでアンドゲート１８の出力４０がオ
ンになる。このため制御信号発生回路５０はレジ
スタセツト信号３７、記憶制御信号３５およびカ
ウントクロツク信号３８を逐次適当なタイミング
で発生する。まずレジスタセツト信号３７により
命令アドレス情報２７は飛越アドレスレジスタ１
１へセツトされ、その後記憶制御信号３５が発生
されて、飛越アドレスレジスタ１１の出力３３が
アドレス情報３２で示す記憶部１０の領域へ書込
まれる。この動作に引続き、カウントクロツク信
号３８の発生により、アンドゲート１６の出力３
０がオンになつてアドレスカウンタ１３の内容が
歩進され、次の書込動作の準備が行われる。もし
同一飛越が連続するならば、飛越信号２０が発生
されてもアンゲート１８の出力４０はオンになら
ないので、制御信号発生回路５０は動作せず、飛
越アドレスレジスタ１１には前の飛越命令のアド
レスが保持されたままでかつ記憶部１０への書込
動作およびアドレスカウンタ１３の更新動作も行
われない。このようにして、命令の飛越が行われ
る毎に同一飛越が連続しているか否かが検査さ
れ、同一飛越の繰返しでなければ新たに発生した
飛越命令のアドレスが記憶部１０へ自動的に書込
まれ、かつアドレスカウンタ１３において、次の
飛越命令アドレスを書込むための内容の更新が自
動的に行われる。なお、アドレスリセツト信号２
６はアドレスカウンタ１３を初期設定するための
信号である。

続いて記憶された飛越命令のアドレス、すなわ
ち分岐アドレスの履歴を読出す動作について説明
する。この読出動作は最新の分岐アドレスから古
い分岐アドレスに向つて読出すいわゆる先入後出
し読出しであり、すなわち書込動作と逆方向のア
ドレス更新をアドレスカウンタ１３に対して行
う。読出しモードは処理部からの読出モードセツ
ト信号２４や読出モードリセツト信号２５により
それぞれ設定が解除される。フリツプフロツプ１
５がセツトされて読出動作モードになつていると
き、処理部２から読出指示信号２３が送出される
と、アンドゲート１９の出力４１がオンになる。
この信号４１により制御信号発生回路５０が動作
して、読出動作を指定する記憶制御信号３５、読
出しレジスタセツト信号３６およびカウントクロ
ツク信号３８が順次適当なタイミングで生され
る。まず記憶部１０へ記憶制御信号３５が送出さ
れ、記憶部１０の読出動作が行われる。記憶部１
０からの読出情報３４は読出レジスタ１２に一時
記憶された後、飛越アドレス読出情報２９として
処理２へ送出され、必要に応じてプリンタ等に出
力される。この動作に引続き、カウントクロツク
信号３８によりアンドゲート１７の出力３１がオ
ンになつてアドレスカウンタ１３の減進動作が行
われる。従つて読出動作モードが設定されている
間、読出指示信号２３により記憶部１０に格納さ
れている分岐アドレスが次々と読出される。な
お、アドレスカウンタ１３から処理部２へのカウ
ントアウト信号２８は、書込動作時においては記
憶部１０のオーバーフローを示し、また読出動作
時には記憶部１０からの分岐アドレスがすべて読
出され空になつていることを示すために用いられ
ている。

本発明は、命令の実行と同期して飛越時の命令
アドレスの履歴が自動的に残されるため実時間で
動作したときの分岐パス情報を多数得ることがで
き、この履歴をプリンタ等に打出せば操作ステツ
プ数の少ない効率のよいプログラムのデバツグお
よび装置の障害探索に威力を発揮することができ
る。

【図面の簡単な説明】

図は本発明の一実施例を示す図である。図において、１……アドレス更新部、２……処
理部、３……制御部、４……比較部、１０……記
憶部、１１……飛越アドレスレジスタ、１２……
読出レジスタ、１３……アドレスカウンタ、１
４，１５……フリツプフロツプ、１６，１７，１
８，１９……アンドゲート、２０……飛越信号、
２１……書込モードセツト信号、２２……書込モ
ードリセツト信号、２３……読出指示信号、２４
……読出モードリセツト信号、２６……アドレス
リセツト信号、２７……命令アドレス情報、２８
……カウントアウト信号、２９……飛越アドレス
情報、３０，３１……アンドゲート出力、３２…
…アドレス情報、３３……飛越アドレスレジスタ
の出力、３４……読出情報、３５……記憶制御信
号、３６，３７……レジスタセツト信号、３８…
…カウントアウト信号、３９……不一致信号、４
０，４１……アンドゲート信号、５０……制御信
号発生回路。

Claims

【特許請求の範囲】１飛越命令を含む複数の命令からなる命令群を
記憶した記憶手段から前記命令を読み出して実行
する情報処理装置に用いる論理装置において、第１の格納手段と、該第１の格納手段の内容と前記情報処理装置か
ら与えられる現在実行中の命令の前記記憶手段内
での格納アドレスとを比較する比較手段と、それぞれ予め定めたアドレスが割り当てられた
複数の記憶位置を有する第２の格納手段と、前記複数の記憶位置のうちの一つを指定するア
ドレスを前記第２の格納手段に与えるアドレス更
新手段と、前記比較手段が不一致を検出しかつ現在実行中
の命令が前記飛越命令であることを示す信号を前
記情報処理装置から受信したときだけこの現在実
行中の飛越命令の前記記憶手段内での格納アドレ
スを前記第１の格納手段と前記アドレス更新手段
がアドレス指定する前記第２の格納手段の記憶位
置とに格納する制御手段とから構成したことを特
徴とする論理装置。