JPS61229137A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS61229137A JPS61229137A JP60070009A JP7000985A JPS61229137A JP S61229137 A JPS61229137 A JP S61229137A JP 60070009 A JP60070009 A JP 60070009A JP 7000985 A JP7000985 A JP 7000985A JP S61229137 A JPS61229137 A JP S61229137A
- Authority
- JP
- Japan
- Prior art keywords
- program
- program counter
- instruction
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は更新直前のプログラムカウンタの値をスタック
に保持する手段を備え、例えば実行プログラムのトレー
スを容易とした演算処理装置に関するものである。
に保持する手段を備え、例えば実行プログラムのトレー
スを容易とした演算処理装置に関するものである。
Ｌ開示の概要Ｊ
本明細書及び図面はプログラムに従い処理を実行する演
算処理装置において、プログラムカウンタの更新に先立
ち、該プログラムカウンタの内容をスタックポインタで
指示されるスタックに格納する手段を有することにより
、現プログラムカウンタの値と、直前のプログラムカウ
ンタの値とを確認可能とする技術を開示するものである
。
算処理装置において、プログラムカウンタの更新に先立
ち、該プログラムカウンタの内容をスタックポインタで
指示されるスタックに格納する手段を有することにより
、現プログラムカウンタの値と、直前のプログラムカウ
ンタの値とを確認可能とする技術を開示するものである
。
［従来の技術１
従来、一般に利用されている演算処理装置（以Ｔ、ＣＰ
Ｕと称す）にはプログラムカウンタ（以下、ＰＣと称す
）が１つ具備されているのみである。このためプログラ
ムのデパック時点でプログラムのトレースを行う様な場
合、プログラム列の次に行なうべき命令のアドレスは分
るが、１つ前に実行された命令のアドレス、つまり現在
のアドレス（現在のＰＣの個）となる前のＰＣの値が分
からなかった。
Ｕと称す）にはプログラムカウンタ（以下、ＰＣと称す
）が１つ具備されているのみである。このためプログラ
ムのデパック時点でプログラムのトレースを行う様な場
合、プログラム列の次に行なうべき命令のアドレスは分
るが、１つ前に実行された命令のアドレス、つまり現在
のアドレス（現在のＰＣの個）となる前のＰＣの値が分
からなかった。
［発明が解決しようとする問題点Ｊ
第３図に示すプログラム列を実行させる場合を例として
説明する。
説明する。
第３１Ｎ４ｔ”１００”を地にｒＪＭＰ ＪＩＪ命令
、” ２００ ”番ｍにｒＪＭＰ ＪＩＪ 命令があ
る例である。ここでジャンプ先のＪｌ″が” ３００
”番地である場合に、” ３００ ”番地にジャンプし
て来た時を考えると、この時のＰＣの個は（３００Ｊ
となっているが、ここで、どこから（どのアドレスから
）この”３００ ”番地にジャンプしたのかは全く判ら
ず、” １００ ”番地よりか、又は°’２００”番地
よりのジャンプ（分岐）命令に従って°’３００”番地
にジャンプして来たのか、又はプログラムミス等により
それ以外の番地の命令の実行により“３００″番地に来
たのかが判定できず、プログラムのデパック処理。
、” ２００ ”番ｍにｒＪＭＰ ＪＩＪ 命令があ
る例である。ここでジャンプ先のＪｌ″が” ３００
”番地である場合に、” ３００ ”番地にジャンプし
て来た時を考えると、この時のＰＣの個は（３００Ｊ
となっているが、ここで、どこから（どのアドレスから
）この”３００ ”番地にジャンプしたのかは全く判ら
ず、” １００ ”番地よりか、又は°’２００”番地
よりのジャンプ（分岐）命令に従って°’３００”番地
にジャンプして来たのか、又はプログラムミス等により
それ以外の番地の命令の実行により“３００″番地に来
たのかが判定できず、プログラムのデパック処理。
トレース処理に多大の労力と時間を要することとなって
いた。
いた。
Ｅ問題点を解決するための手段］
本発明はＥ述の問題点を以下の構成により解決している
。
。
即ちプログラムカウンタの更新前に該プログラムカウン
タの値を前記スタックポインタで指示されるスタックに
格納する手段を備える演算処理装置により達成できる。
タの値を前記スタックポインタで指示されるスタックに
格納する手段を備える演算処理装置により達成できる。
〔作用］
記憶手段より実行手順を順次読み出し、演算処理等を行
なうプログラムカウンタが更新される時に、プログラム
カウンタの内容を自動的にスタック領域に待避し、その
後、プログラムカウンタを更新することにより、現プロ
グラムカウンタ値と、直前のプログラムカウンタ値とが
確認可能となり、プログラムの実行状態が容易に把握す
ることができ、プログラムのデパック、トレース等の簡
略化が可能となる。
なうプログラムカウンタが更新される時に、プログラム
カウンタの内容を自動的にスタック領域に待避し、その
後、プログラムカウンタを更新することにより、現プロ
グラムカウンタ値と、直前のプログラムカウンタ値とが
確認可能となり、プログラムの実行状態が容易に把握す
ることができ、プログラムのデパック、トレース等の簡
略化が可能となる。
し実施例］
以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明に係る一実施例であり、図中１はスタッ
クポインタ（以下ＳＰと称す）２は算術論理演算器、４
は制御回路である。制御回路４は各種タイミング制御を
行っているが、このタイミング制御はハードウェア（論
理回路）で構成しても、又マイクロプログラミング構成
としてもよい、マイクロプログラミング構成とすること
により、各種の処理目的に容易に対応することが出来る
。この場合には、このマイクロプログラムは制御回路４
に内蔵され、例えば第２図に示す処理手順により１本実
施例の動作制御を実現する。
クポインタ（以下ＳＰと称す）２は算術論理演算器、４
は制御回路である。制御回路４は各種タイミング制御を
行っているが、このタイミング制御はハードウェア（論
理回路）で構成しても、又マイクロプログラミング構成
としてもよい、マイクロプログラミング構成とすること
により、各種の処理目的に容易に対応することが出来る
。この場合には、このマイクロプログラムは制御回路４
に内蔵され、例えば第２図に示す処理手順により１本実
施例の動作制御を実現する。
また、５は命令の記憶位置を記憶するプログラムカウン
タ（以’ＦＰＣと称す）、６は命令レジスタ、７は命令
レジスタ６の命令の解析を行なう命令デコーダ、８はメ
モリアドレスレジスタ（以下ＭＡＲと称す）、９はメモ
リデータレジスタ（以下ＭＤＲと称す）、１０は内部パ
スである。また１４はメモリであり、メモリ１４にはス
タック領域１４ａが設けられている。２０は汎用レジス
タであり、プログラム命令により自由に読み書き可能で
ある。
タ（以’ＦＰＣと称す）、６は命令レジスタ、７は命令
レジスタ６の命令の解析を行なう命令デコーダ、８はメ
モリアドレスレジスタ（以下ＭＡＲと称す）、９はメモ
リデータレジスタ（以下ＭＤＲと称す）、１０は内部パ
スである。また１４はメモリであり、メモリ１４にはス
タック領域１４ａが設けられている。２０は汎用レジス
タであり、プログラム命令により自由に読み書き可能で
ある。
以下、第１図に示す本実施例装置の動作を第２図のフロ
ーチャートを参照して説明する。
ーチャートを参照して説明する。
まずステップＳＬでＰＯ２の内容をスタック１４ａに格
納すべくＰＯ２の内容をＭＤＲ９に、−ＳＰＩの内容を
ＭＡＲに格納する。そして続くステー、プＳ２で制御回
路４はメモリ制御回路１３にメモリへの書き込みを指示
し、続くステップＳ３で命令の読み出しを行うべく、ま
ずＰＯ２の内容をＭＡＲ８にセットする。このＭＡＲ８
にセットされた個はメモリ１４の読み出しアドレスとな
る。そしてステップＳ４でＰＯ２の個を１つインクリメ
ントし、ステップＳ５で制御回路４はメモリ制御回路１
３にプログラムの読出しを指示する。
納すべくＰＯ２の内容をＭＤＲ９に、−ＳＰＩの内容を
ＭＡＲに格納する。そして続くステー、プＳ２で制御回
路４はメモリ制御回路１３にメモリへの書き込みを指示
し、続くステップＳ３で命令の読み出しを行うべく、ま
ずＰＯ２の内容をＭＡＲ８にセットする。このＭＡＲ８
にセットされた個はメモリ１４の読み出しアドレスとな
る。そしてステップＳ４でＰＯ２の個を１つインクリメ
ントし、ステップＳ５で制御回路４はメモリ制御回路１
３にプログラムの読出しを指示する。
ＰＯ２の内容が“１００″であったとすると、メモリ１
４中の’１００’”番地の内容を読み出す処理を実行す
る。”１００”番地の内容が読み出されＭＤＲ９にセッ
トされると、ステップＳ５でこの命令を命令レジスタ６
にセットし、セットした命令をステップＳ６において命
令デコーダ７で解読する。ステップＳ７でその解読の結
果、命令の実行のためには次のメモリ番地の命令を読出
す必要があるか（１つの命令を全て読み出したか）否か
を判別する。この場合には’Ｚｏｏ”番地が１語命令で
なく、２語命令、又はそれ以Ｅの多語命令である場合に
はステップＳ１に戻り、続く′″１０１″１０１″番地
ドの読出し処理を実行する。
４中の’１００’”番地の内容を読み出す処理を実行す
る。”１００”番地の内容が読み出されＭＤＲ９にセッ
トされると、ステップＳ５でこの命令を命令レジスタ６
にセットし、セットした命令をステップＳ６において命
令デコーダ７で解読する。ステップＳ７でその解読の結
果、命令の実行のためには次のメモリ番地の命令を読出
す必要があるか（１つの命令を全て読み出したか）否か
を判別する。この場合には’Ｚｏｏ”番地が１語命令で
なく、２語命令、又はそれ以Ｅの多語命令である場合に
はステップＳ１に戻り、続く′″１０１″１０１″番地
ドの読出し処理を実行する。
ステップＳ７で命令の実行に必要な全ての命令コードの
読出しが終了している時は、続くステップＳ８で所定の
命令処理を実行する。
読出しが終了している時は、続くステップＳ８で所定の
命令処理を実行する。
第３図のプログラムを実行する場合を具体例として以り
の処理を説明すると、今、プログラムの実行が進行して
きて、”＄１００”番地より格納されているｒＪＭＰ
Ｊ ＩＪ命令を実行する場合にはＰＯ２には“１００
′が格納されている。ここでＰＯ２の内容“１００ ”
をＭＤＲ９に、ｓｐ５の内容をＭＡＲに格納する。そし
て制御回路４はメモリ制御回路１３にメモリへの書き込
みを指示し、ＰＯ２の内容をスタック領域１４ａに格納
する。
の処理を説明すると、今、プログラムの実行が進行して
きて、”＄１００”番地より格納されているｒＪＭＰ
Ｊ ＩＪ命令を実行する場合にはＰＯ２には“１００
′が格納されている。ここでＰＯ２の内容“１００ ”
をＭＤＲ９に、ｓｐ５の内容をＭＡＲに格納する。そし
て制御回路４はメモリ制御回路１３にメモリへの書き込
みを指示し、ＰＯ２の内容をスタック領域１４ａに格納
する。
そして次に、ＰＯ２の指示するメモリ１４の命令の読み
田しを行うべく、ＰＯ２の内容をＭＡＲ８にセットする
。このＭＡＲ８にセットされた値はメモリ１４の読み出
しアドレスとなる。そしてＰＯ２の値を１つインクリメ
ントし、読み出した命令の実行を行う、ここではジャン
プ命令であるため、分岐先のＪｌ即ち°’３００’“を
ＰＯ２に格納する。そして″”３００”番地の処理を実
行する。この時は上述同様の処理によりスタックポイン
タの指示スタック領域には’ ｌ Ｏ１”が格納されい
る。
田しを行うべく、ＰＯ２の内容をＭＡＲ８にセットする
。このＭＡＲ８にセットされた値はメモリ１４の読み出
しアドレスとなる。そしてＰＯ２の値を１つインクリメ
ントし、読み出した命令の実行を行う、ここではジャン
プ命令であるため、分岐先のＪｌ即ち°’３００’“を
ＰＯ２に格納する。そして″”３００”番地の処理を実
行する。この時は上述同様の処理によりスタックポイン
タの指示スタック領域には’ ｌ Ｏ１”が格納されい
る。
従って、プログラムデパック時であって、” ３００”
番地にブレークポイントを設定した様な場合においても
、ブレーク先におけるスタックポインタの指示スタック
には“１０１”がセットされていることになる。
番地にブレークポイントを設定した様な場合においても
、ブレーク先におけるスタックポインタの指示スタック
には“１０１”がセットされていることになる。
このためデパックにおいてブレークポイントに何処から
きたかを容易に知ることが出来る。
きたかを容易に知ることが出来る。
以り説明した如く、スタックポインタの内容は何ら変更
されることがなく、前記動作が従来のスタックメモリの
使用方法に対して何らの変更ももたらさない。
されることがなく、前記動作が従来のスタックメモリの
使用方法に対して何らの変更ももたらさない。
また、以との説明では必ずＰＯ２の内容をスタック領域
１４ａに格納する例を説明したが、この処理の実行には
多少の時間を要するため、デパック処理時には本実施例
の動作処理を行い、通常のプログラム実行時にはＰＯ２
のスタックへの退避処理を省略するよう構成しても良い
、この様に構成することにより通常のプログラム処理に
要する時間をｉ！！にすることの無い演算処理装置とす
ることができる。
１４ａに格納する例を説明したが、この処理の実行には
多少の時間を要するため、デパック処理時には本実施例
の動作処理を行い、通常のプログラム実行時にはＰＯ２
のスタックへの退避処理を省略するよう構成しても良い
、この様に構成することにより通常のプログラム処理に
要する時間をｉ！！にすることの無い演算処理装置とす
ることができる。
し発明の効果」
以り説明したように本発明によれば、プログラムを順次
読み出すためのプログラムカウンタが更新される時に、
プログラムカウンタの内容を自動的にスタック領域に待
避し、その後、プログラムカウンタを更新することによ
り、現プログラムカウンタ値と、直前のプログラムカウ
ンタ値とが確認可能となり、プログラムの実行状態が容
易に把握することができ、プログラムのデパック、トレ
ース等の簡略化が可能となる。
読み出すためのプログラムカウンタが更新される時に、
プログラムカウンタの内容を自動的にスタック領域に待
避し、その後、プログラムカウンタを更新することによ
り、現プログラムカウンタ値と、直前のプログラムカウ
ンタ値とが確認可能となり、プログラムの実行状態が容
易に把握することができ、プログラムのデパック、トレ
ース等の簡略化が可能となる。
第１図は本発明の一実施例演算処理装置の機能ブロック
図。 第２図は本実施例の命令実行フローチャート、第３図は
実行プログラムの例を示す図、図中、１・・・スタック
ポインタ、２・・・算術論理演算器、４・・・制御回路
、５・・・プログラムカウンタ、６・・・命令レジスタ
、７・・・命令デコーダ、８・・・メモリアドレスレジ
スタ、９・・・メモリデータレジスタ、１３・・・メモ
リ制御回路、１４・・・メモリ、１４ａ・・・スタック
領域、２０・・・汎用レジスタである。 第２図 第３図
図。 第２図は本実施例の命令実行フローチャート、第３図は
実行プログラムの例を示す図、図中、１・・・スタック
ポインタ、２・・・算術論理演算器、４・・・制御回路
、５・・・プログラムカウンタ、６・・・命令レジスタ
、７・・・命令デコーダ、８・・・メモリアドレスレジ
スタ、９・・・メモリデータレジスタ、１３・・・メモ
リ制御回路、１４・・・メモリ、１４ａ・・・スタック
領域、２０・・・汎用レジスタである。 第２図 第３図
Claims (2)
- （１）スタックポインタによるスタック機能を備えた演
算処理装置において、プログラムカウンタの更新前に該
プログラムカウンタの値を前記スタックポインタて指示
されるスタックに格納する手段を備えることを特徴とす
る演算処理装置。 - （２）スタックポインタはプログラムカウンタの内容の
スタックへの格納により更新されないことを特徴とする
特許請求の範囲第１項記載の演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070009A JPH07107669B2 (ja) | 1985-04-04 | 1985-04-04 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070009A JPH07107669B2 (ja) | 1985-04-04 | 1985-04-04 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229137A true JPS61229137A (ja) | 1986-10-13 |
| JPH07107669B2 JPH07107669B2 (ja) | 1995-11-15 |
Family
ID=13419171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070009A Expired - Fee Related JPH07107669B2 (ja) | 1985-04-04 | 1985-04-04 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107669B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114639A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Information precessing unit provided with program trace function |
-
1985
- 1985-04-04 JP JP60070009A patent/JPH07107669B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114639A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Information precessing unit provided with program trace function |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107669B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010085997A (ko) | 프로그램 스레드 디버깅 방법 | |
| JPS61229137A (ja) | 演算処理装置 | |
| JPS61221943A (ja) | 演算処理装置 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS6242301B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS6232540A (ja) | 情報処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH0756637B2 (ja) | 演算処理装置 | |
| JPH0439096B2 (ja) | ||
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS60221829A (ja) | デ−タ処理装置 | |
| JPH02263243A (ja) | コンピュータの暴走処理装置 | |
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JPH05120002A (ja) | リターンアドレススタツク制御回路 | |
| JPH0323938B2 (ja) | ||
| JPH01201741A (ja) | トレース回路 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JPH01258045A (ja) | インサーキットエミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |