JPS6255173B2 - - Google Patents
Info
- Publication number
- JPS6255173B2 JPS6255173B2 JP57231867A JP23186782A JPS6255173B2 JP S6255173 B2 JPS6255173 B2 JP S6255173B2 JP 57231867 A JP57231867 A JP 57231867A JP 23186782 A JP23186782 A JP 23186782A JP S6255173 B2 JPS6255173 B2 JP S6255173B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- register
- machine check
- error
- register group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 28
- 238000003672 processing method Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Advance Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
(A) 発明の技術分野
本発明は、マシン・チエツク処理方式、特にシ
ステム制御レジスタ群とそのコピー・レジスタ群
とをそなえ、当該レジスタ群のレジスタ内容のエ
ラーに対応してマシン・チエツク割込みが発生さ
れるデータ処理装置において、マシン・チエツク
割込みに対応する処理に、上記コピー・レジスタ
の内容をコピーし替えるレジスタ・セーブ・ステ
ートをもうけたマシン・チエツク処理方式に関す
るものである。
ステム制御レジスタ群とそのコピー・レジスタ群
とをそなえ、当該レジスタ群のレジスタ内容のエ
ラーに対応してマシン・チエツク割込みが発生さ
れるデータ処理装置において、マシン・チエツク
割込みに対応する処理に、上記コピー・レジスタ
の内容をコピーし替えるレジスタ・セーブ・ステ
ートをもうけたマシン・チエツク処理方式に関す
るものである。
(B) 技術の背景と問題点
従来から、データ処理装置においてはシステム
制御レジスタ群が例えばＩユニツト上にもうけら
れ、当該システム制御レジスタ群のコピー・レジ
スタ群がＳユニツト上にもうけられている。そし
て、処理に当つて、システム制御レジスタ群にお
けるレジスタの内容が変更されると、それに合わ
せてコピー・レジスタ群における該当するレジス
タの内容が変更される。また、上記システム制御
レジスタ群やコピー・レジスタ群においてエラー
が発生すると、これらのエラーはシステム・ダメ
ージ・クラスのエラーであることから、リトライ
処理ではなくマシン・チエツク割込みに移るよう
にされている。
制御レジスタ群が例えばＩユニツト上にもうけら
れ、当該システム制御レジスタ群のコピー・レジ
スタ群がＳユニツト上にもうけられている。そし
て、処理に当つて、システム制御レジスタ群にお
けるレジスタの内容が変更されると、それに合わ
せてコピー・レジスタ群における該当するレジス
タの内容が変更される。また、上記システム制御
レジスタ群やコピー・レジスタ群においてエラー
が発生すると、これらのエラーはシステム・ダメ
ージ・クラスのエラーであることから、リトライ
処理ではなくマシン・チエツク割込みに移るよう
にされている。
従来例えば上述の如く構成されているが、上記
コピー・レジスタ群におけるエラーの場合、上記
システム制御レジスタ群にエラーが存在しない限
ぎり、当該システム制御レジスタ群の内容を転送
してみるとエラーが解消されることがある。
コピー・レジスタ群におけるエラーの場合、上記
システム制御レジスタ群にエラーが存在しない限
ぎり、当該システム制御レジスタ群の内容を転送
してみるとエラーが解消されることがある。
(C) 発明の目的と構成
本発明は上記の点を解決することを目的として
おり、本発明のマシン・チエツク処理方式は、シ
ステム制御レジスタ群と当該システム制御レジス
タ群のコピーレジスタ群とを備え、上記コピー・
レジスタ群のレジスタの内容にエラーが発生した
場合にマシン・チエツク割込み制御機能が発動す
るよう構成されてなるデータ処理装置において、
上記マシン・チエツク割込みにもとづく割込み処
理に対応して、当該処理に、上記コピー・レジス
タ群のレジスタの内容をコピーし替えるレジス
タ・セーブ・ステートをもうけ、当該ステートの
処理を行つた上で上記割込み処理を実行するよう
構成したことを特徴としている。以下図面を参照
しつつ説明する。
おり、本発明のマシン・チエツク処理方式は、シ
ステム制御レジスタ群と当該システム制御レジス
タ群のコピーレジスタ群とを備え、上記コピー・
レジスタ群のレジスタの内容にエラーが発生した
場合にマシン・チエツク割込み制御機能が発動す
るよう構成されてなるデータ処理装置において、
上記マシン・チエツク割込みにもとづく割込み処
理に対応して、当該処理に、上記コピー・レジス
タ群のレジスタの内容をコピーし替えるレジス
タ・セーブ・ステートをもうけ、当該ステートの
処理を行つた上で上記割込み処理を実行するよう
構成したことを特徴としている。以下図面を参照
しつつ説明する。
(D) 発明の実施例
第１図は本発明の一実施例を表わし、第２図は
本発明にいうレジスタ・セーブ・ステートを説明
する説明図を示す。
本発明にいうレジスタ・セーブ・ステートを説明
する説明図を示す。
第１図において、１はＩユニツト（命令制御ユ
ニツト）、２はＳユニツト（ストレージ制御ユニ
ツト）、３は夫々システム制御レジスタ、４は
夫々システム制御レジスタのコピー・レジスタを
表わしている。また５は各種エラー信号のオア論
理部、６はリトライ条件判定部、７はマシン・チ
エツク割込み条件判定部、８はチエツク・ストツ
プ処理部、９はレジスタ・セーブ・ステート実行
中エラー判定部、１０はエラー解消後処理部、１
１はプロセス・ステート設定部を表わしている。
ニツト）、２はＳユニツト（ストレージ制御ユニ
ツト）、３は夫々システム制御レジスタ、４は
夫々システム制御レジスタのコピー・レジスタを
表わしている。また５は各種エラー信号のオア論
理部、６はリトライ条件判定部、７はマシン・チ
エツク割込み条件判定部、８はチエツク・ストツ
プ処理部、９はレジスタ・セーブ・ステート実行
中エラー判定部、１０はエラー解消後処理部、１
１はプロセス・ステート設定部を表わしている。
図示システム制御レジスタ３の内容が更新され
ると、それに対応してコピー・レジスタ４の内容
も更新される。そして、これら各レジスタの内容
にパリテイ・エラーなどが発生すると、オア論理
部５を介してリトライ条件判定部６による判定を
経由して（または経由することなく直ちに）、マ
シン・チエツク割込み条件判定部７に通知され
る。なお、上記レジスタの内容についてのエラー
はシステム・ダメージ・クラスのエラーであるこ
とから、リトライ処理が行われることなくマシ
ン・チエツク割込みに入る。
ると、それに対応してコピー・レジスタ４の内容
も更新される。そして、これら各レジスタの内容
にパリテイ・エラーなどが発生すると、オア論理
部５を介してリトライ条件判定部６による判定を
経由して（または経由することなく直ちに）、マ
シン・チエツク割込み条件判定部７に通知され
る。なお、上記レジスタの内容についてのエラー
はシステム・ダメージ・クラスのエラーであるこ
とから、リトライ処理が行われることなくマシ
ン・チエツク割込みに入る。
本発明においては、当該マシン・チエツク割込
みに対応してレジスタ・セーブ・ステートが実行
され、コピー・レジスタ４の内容がコピーし替え
られる。この点については第２図を参照して後述
されるが、当該レジスタ・セーブ・ステートの処
理に対応してエラーが解消されると、エラー解消
後処理部１０の処理によつて、リトライが行わ
れ、プロセス・ステート設定部１１による状態情
報設定が行われ、次の命令からの実行に入つてゆ
く。上記レジスタ・セーブ・ステートの処理中に
エラーが生じれば勿論図示エラー判定部９によつ
てチエツク・ストツプが行われる。またリトライ
条件判定部６においてリトライ実行が指示され
て、リトライ処理の結果エラーが解消されれば、
プロセス・ステート設定部１１による状態情報設
定が行われて、エラー前の処理が再開される。更
にチエツク・ストツプ処理部８は、例えば回復不
能エラーとしてチエツク・ストツプを行う。
みに対応してレジスタ・セーブ・ステートが実行
され、コピー・レジスタ４の内容がコピーし替え
られる。この点については第２図を参照して後述
されるが、当該レジスタ・セーブ・ステートの処
理に対応してエラーが解消されると、エラー解消
後処理部１０の処理によつて、リトライが行わ
れ、プロセス・ステート設定部１１による状態情
報設定が行われ、次の命令からの実行に入つてゆ
く。上記レジスタ・セーブ・ステートの処理中に
エラーが生じれば勿論図示エラー判定部９によつ
てチエツク・ストツプが行われる。またリトライ
条件判定部６においてリトライ実行が指示され
て、リトライ処理の結果エラーが解消されれば、
プロセス・ステート設定部１１による状態情報設
定が行われて、エラー前の処理が再開される。更
にチエツク・ストツプ処理部８は、例えば回復不
能エラーとしてチエツク・ストツプを行う。
第２図はレジスタ・セーブ・ステートが如何な
る態様において開始されるかをタイム・チヤート
で表わしている。即ち、 (1) エラーが生じると、PDラツチ（プロセツシ
ング・ダメージ・ラツチ）がセツトされて、エ
ラーが記録される。
る態様において開始されるかをタイム・チヤート
で表わしている。即ち、 (1) エラーが生じると、PDラツチ（プロセツシ
ング・ダメージ・ラツチ）がセツトされて、エ
ラーが記録される。
(2) そしてHMD（ハード・マシン・チエツク・
デテクテツト）をあげ、それ以後の処理を停止
すべく、汎用レジスタ、フローテイング・ポイ
ント・レジスタ、制御レジスタ、プログラム・
ステータス・ワードなどの書込み禁止を行い、
ハーフ・ワード・カウンタの減算禁止などを行
う。
デテクテツト）をあげ、それ以後の処理を停止
すべく、汎用レジスタ、フローテイング・ポイ
ント・レジスタ、制御レジスタ、プログラム・
ステータス・ワードなどの書込み禁止を行い、
ハーフ・ワード・カウンタの減算禁止などを行
う。
(3) そして次のサイクルにおいて、HK TRGラ
ツチ（ハード・マシン・チエツク・トリガ・ラ
ツチ）をセツトし、マシン・チエツク割込みを
発生する。
ツチ（ハード・マシン・チエツク・トリガ・ラ
ツチ）をセツトし、マシン・チエツク割込みを
発生する。
(4) 第２図図示のリストア・ステート１，１Ｄ，
２，３は夫々各キヤンセル信号を送出し、その
エラーに対する分析処理を行う。
２，３は夫々各キヤンセル信号を送出し、その
エラーに対する分析処理を行う。
(5) そして、本発明の場合、上述のレジスタ・セ
ーブ・ステートなどのマシン・チエツク割込み
処理を行うようにされる。
ーブ・ステートなどのマシン・チエツク割込み
処理を行うようにされる。
上述の如くして、マシン・チエツク割込み処理
の初期においてコピー・レジスタの内容をコピー
し替え（例えばシステム制御レジスタの内容をも
つて再書込みする）、チエツク・ストツプが生じ
る危険性を排除する。
の初期においてコピー・レジスタの内容をコピー
し替え（例えばシステム制御レジスタの内容をも
つて再書込みする）、チエツク・ストツプが生じ
る危険性を排除する。
(E) 発明の効果
以上説明した如く、本発明によれば、コピー・
レジスタの内容のエラーによつてチエツク・スト
ツプが生じてしまうおそれを防止することができ
る。
レジスタの内容のエラーによつてチエツク・スト
ツプが生じてしまうおそれを防止することができ
る。
第１図は本発明の一実施例を表わし、第２図は
本発明にいうレジスタ・セーブ・ステートを説明
する説明図を示す。 図中、１はＩユニツト、２はＳユニツト、３は
夫々システム制御レジスタ、４は夫々コピー・レ
ジスタ、５は各種エラー信号のオア論理部、６は
リトライ条件判定部、７はマシン・チエツク割込
み条件判定部、８はチエツク・ストツプ処理部、
９はレジスタ・セーブ・ステート実行中エラー判
定部、１０はエラー解消後処理部、１１はプロセ
ス・ステート設定部を表わす。
本発明にいうレジスタ・セーブ・ステートを説明
する説明図を示す。 図中、１はＩユニツト、２はＳユニツト、３は
夫々システム制御レジスタ、４は夫々コピー・レ
ジスタ、５は各種エラー信号のオア論理部、６は
リトライ条件判定部、７はマシン・チエツク割込
み条件判定部、８はチエツク・ストツプ処理部、
９はレジスタ・セーブ・ステート実行中エラー判
定部、１０はエラー解消後処理部、１１はプロセ
ス・ステート設定部を表わす。
Claims (1)
- １ システム制御レジスタ群と当該システム制御
レジスタ群のコピー・レジスタ群とを備え、上記
コピー・レジスタ群のレジスタの内容にエラーが
発生した場合にマシン・チエツク割込み制御機能
が発動するよう構成されてなるデータ処理装置に
おいて、上記マシン・チエツク割込みにもとづく
割込み処理に対応して、当該処理に、上記コピ
ー・レジスタ群のレジスタの内容をコピーし替え
るレジスタ・セーブ・ステートをもうけ、当該ス
テートの処理を行つた上で上記割込み処理を実行
するよう構成したことを特徴とするマシン・チエ
ツク処理方式。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231867A JPS59119450A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク処理方式 |
| CA000443140A CA1203630A (en) | 1982-12-25 | 1983-12-13 | Machine stoppage preventing error processing system |
| AU22400/83A AU545139B2 (en) | 1982-12-25 | 1983-12-14 | Data processor |
| US06/561,965 US4594710A (en) | 1982-12-25 | 1983-12-15 | Data processing system for preventing machine stoppage due to an error in a copy register |
| KR1019830005947A KR890003322B1 (ko) | 1982-12-25 | 1983-12-15 | 데이타처리 시스템 |
| DE8383307672T DE3380859D1 (en) | 1982-12-25 | 1983-12-16 | A data processing system |
| EP83307672A EP0113982B1 (en) | 1982-12-25 | 1983-12-16 | A data processing system |
| BR8307117A BR8307117A (pt) | 1982-12-25 | 1983-12-23 | Sistema de processamento de dados |
| ES528355A ES8504396A1 (es) | 1982-12-25 | 1983-12-23 | Una instalacion de tratamiento de datos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231867A JPS59119450A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119450A JPS59119450A (ja) | 1984-07-10 |
| JPS6255173B2 true JPS6255173B2 (ja) | 1987-11-18 |
Family
ID=16930258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231867A Granted JPS59119450A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク処理方式 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4594710A (ja) |
| EP (1) | EP0113982B1 (ja) |
| JP (1) | JPS59119450A (ja) |
| KR (1) | KR890003322B1 (ja) |
| AU (1) | AU545139B2 (ja) |
| BR (1) | BR8307117A (ja) |
| CA (1) | CA1203630A (ja) |
| DE (1) | DE3380859D1 (ja) |
| ES (1) | ES8504396A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740969A (en) * | 1986-06-27 | 1988-04-26 | Hewlett-Packard Company | Method and apparatus for recovering from hardware faults |
| KR100230753B1 (ko) * | 1991-01-23 | 1999-11-15 | 도꾜 일렉트론 큐슈리미티드 | 액도포 시스템 |
| TW379298B (en) * | 1996-09-30 | 2000-01-11 | Toshiba Corp | Memory updating history saving device and memory updating history saving method |
| US7467325B2 (en) * | 2005-02-10 | 2008-12-16 | International Business Machines Corporation | Processor instruction retry recovery |
| US20060184771A1 (en) * | 2005-02-11 | 2006-08-17 | International Business Machines | Mini-refresh processor recovery as bug workaround method using existing recovery hardware |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3229251A (en) * | 1962-03-26 | 1966-01-11 | Ibm | Computer error stop system |
| US3757302A (en) * | 1971-11-16 | 1973-09-04 | Addressograph Multigraph | Responsive power fail detection system |
| US4307453A (en) * | 1977-12-19 | 1981-12-22 | Phillips Petroleum Company | Sloping baseline compensation for a chromatographic analyzer |
| JPS54146549A (en) * | 1978-05-09 | 1979-11-15 | Hitachi Ltd | Information processor |
| FR2503900A1 (fr) * | 1981-04-13 | 1982-10-15 | Grandjean Bernard | Dispositif de reprise pour installation de traitement de donnees |
| US4493035A (en) * | 1982-12-07 | 1985-01-08 | Motorola, Inc. | Data processor version validation |
-
1982
- 1982-12-25 JP JP57231867A patent/JPS59119450A/ja active Granted
-
1983
- 1983-12-13 CA CA000443140A patent/CA1203630A/en not_active Expired
- 1983-12-14 AU AU22400/83A patent/AU545139B2/en not_active Ceased
- 1983-12-15 US US06/561,965 patent/US4594710A/en not_active Expired - Lifetime
- 1983-12-15 KR KR1019830005947A patent/KR890003322B1/ko not_active IP Right Cessation
- 1983-12-16 DE DE8383307672T patent/DE3380859D1/de not_active Expired
- 1983-12-16 EP EP83307672A patent/EP0113982B1/en not_active Expired
- 1983-12-23 BR BR8307117A patent/BR8307117A/pt not_active IP Right Cessation
- 1983-12-23 ES ES528355A patent/ES8504396A1/es not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3380859D1 (en) | 1989-12-21 |
| KR840007192A (ko) | 1984-12-05 |
| JPS59119450A (ja) | 1984-07-10 |
| AU2240083A (en) | 1984-06-28 |
| EP0113982A3 (en) | 1987-07-01 |
| KR890003322B1 (ko) | 1989-09-16 |
| ES528355A0 (es) | 1985-04-01 |
| EP0113982B1 (en) | 1989-11-15 |
| AU545139B2 (en) | 1985-07-04 |
| EP0113982A2 (en) | 1984-07-25 |
| ES8504396A1 (es) | 1985-04-01 |
| BR8307117A (pt) | 1984-08-07 |
| US4594710A (en) | 1986-06-10 |
| CA1203630A (en) | 1986-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| US4703481A (en) | Method and apparatus for fault recovery within a computing system | |
| JPH0850557A (ja) | マイクロプロセッサ故障記録装置 | |
| JPS6255173B2 (ja) | ||
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JPS6156537B2 (ja) | ||
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS6136641B2 (ja) | ||
| JPS6393052A (ja) | プログラムテスト方法 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPS6336014B2 (ja) | ||
| JPH0522258B2 (ja) | ||
| JPH07109592B2 (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPH06175921A (ja) | 主記憶障害情報収集方式 | |
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| JPS6132701B2 (ja) | ||
| JPS6282436A (ja) | 情報処理装置 | |
| JPS6230656B2 (ja) | ||
| JPH0434626A (ja) | エラーロギング方法 | |
| JPS61166636A (ja) | 命令再実行制御方式 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 |