JPS6393052A - プログラムテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機システムにおけるプログラムのテス
ト方法に係り、特に該プログラムを格納する記憶装置が
エラーの検出、修正、修復の機能を有している場合にテ
ストカバレジデータを採取するのに好適なプログラムテ
スト方法に関する。

〔従来の技術〕

一般に電子計算機で用いられるプログラムは、その動作
を確認するため、実際の使用に先立って様々なテストケ
ースで実行させて、そのテストカバレジデータを採取す
ることが行おれる。従来、このプログラムのテスト及び
そのカバレジデータの採取は、計算機システムに特別な
ハードウェア機構を付加して行っている。

なお、この種のプログラムテスト装置に関しては、例え
ば特開昭５９−１５８４５０号公報に記載されている。

〔発明が解決しようとする問題点〕

従来技術では、プログラムのテスト及びそのカバレジデ
ータの採取のために、テスト終了後には不要であるとこ
ろの特別なハードウェアを必要とし、このハードウェア
の組込みを予じめ用意していない計算機システムではデ
ータの採取を行えないという問題があった。

本発明の目的は、上記従来技術のように特別なハードウ
ェアを必要とせずに、既にシステムに組込まれた機能を
利用して、プログラムのテスト及びそのカバレジデータ
の採取を行う方法を提供することにある。

〔問題点を解決するための手段〕

上記目的は、テストすべきプログラムを格納しておく記
憶装置の、本来は記憶装置の信頼性向上を目的としたエ
ラー検出、修正、修復の機能を利用し、該記憶装置に修
正可能な擬似的なエラーデータをギ）込んでおき、これ
らエラーデータが読出されて修正または修復が行われた
ことを検知、記録することによって達成される。なお、
こ＼言うところの修復とは、読出されて修正されたデー
タを記憶装置へ再書込みすることである。

〔作　用〕

記憶装置に格納されたプログラムのテストすべき部位を
、予じめ修正可能なエラーパターンにしておくことによ
って、プログラムの該当部位が記憶装置から読出される
と、エラーが検出されて修正、修復される。これを記録
してゆくことにより、あるいは、記憶装置内で修復され
ていない部分を調べることによって、被テストプログラ
ムに関するカバレジデータを採取することができる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第２図は電子計算機システムの概略構成であり、中央処
理装置１とサービスプロセッサ（ＳＶＰ）２とファイル
記憶３からなる。こぎで、中央処理装置１はマイクロプ
ログラム制御方式をとり、ナス１〜対象は制御記憶装置
（コントロールストレージ）に格納されたマイクロプロ
グラムであるとする。

第１図は中央処理装置１の本発明に関係する部分の詳細
構成を示したものである。第１図において、コントロー
ルストレージ１０には、システムの初期設定時に、第２
回の５ＶＰ２によって、ファイル記憶装置３から読出さ
れたマイクロプログラムがロードされる。初期設定が完
了すると、以下のようにして該マイクロプログラムの読
出しと実行が行われる。

マイクロ命令アドレスレジスタ１１の内容によってアド
レス付けされたコントロールス１−レージ１０内のマイ
クロ命命は読出しデータレジスタ１２に読出され、エラ
ーチェック回路１３によってエラーの有無が検査される
。エラーが無ければ、読出しデータレジスタ１２のマイ
クロ命令は修正回路１４をそのま一通過してマイクロ命
令レジスタ１５に転送され、実行制御回路１６で解読実
行される。エラー検出回路１３でエラーが検出されると
、エラーのビット位置を示すシンドロームデータが生成
される。このシンドロームデータが修正可能を示すとき
、読出しデータレジスタ１２の内容は修正回路１４によ
って、シンドロームデータで指示されたビット位置が反
転修正されてからマイクロ命令レジスタ１５に転送され
、エラーが検出されなかったときと同様に、実行制御回
路１６で解読実行される。次のマイクロ命令アドレスは
、アドレスレジスタ１１の内容が加算回路２２で加算さ
れ、これが次マイクロ命令アドレスレジスタ２３を介し
てアドレスレジスタ１１に設定されるか、あるいは、マ
イクロ命令レジスタ１５の所定フィールドがレジスタ２
３を介してアドレスレジスタ１１に設定されるかして、
生成される。

なお、読出しデータのエラーが修正不可能な場合には、
マイクロ命令の読出しと実行は中断される。

上記エラー検出回路１３でエラーが検出されると、シン
ドロームデータはシンドロームデータレジスタ１７に転
送されると共に、そのときのマイクロ命令アドレスレジ
スタ１１の内容が、フェイリングアドレスレジスタ１８
に転送されて保持される。シンドロームデータとフェイ
リングアドレスが保持されると、エラー報告フリップフ
ロップ１９（ＥＲ）がセラｌ−され、読出しエラーを検
出したことが５ＶＰ２に通知される。また、エラー報告
フリップフロップ１９がセットされると、シンドローム
データレジスタ１７とフェイリングアドレスレジスタ１
８の更新が抑止されて、５ｖＰ２による読出しに備えら
れる。５ＶＰ２によるレジスタ１７と１８の読出しが完
了すると、エラー報告フリップフロップ１９は５ＶＰ２
の指示によってリセットされて、次のエラーデータの保
持が可能となる。

このようにして、読出しエラーの検出が通知された５Ｖ
Ｐ２は、シンドロームデータレジスタ１７とフェイリン
グアドレスレジスタ１８の内容を読出すことによって、
エラーが発生したマイクロ命令のアドレスと、エラービ
ット位置を知ることができる。

５ＶＰ２は読出しエラーの通知を受けると、次の様にし
てコントロールストレージ１０の再書込みを行う。この
再書込みによって、コントロールストレージ１０内の一
時的なエラーは修復されることになる。

５ＶＰ２は、フェイリングアドレスレジスタ１８から読
出したアドレスを読書きアドレスレジスタ２０に設定し
、該フェイリングアドレスに基づいて、ファイル記憶装
置３からマイクロ命令を読出して書込みデータレジスタ
２１に設定した後、コントロールストレージ１０への書
込みサイクルを起動する。コントロールストレージ１０
への書込みサイクルが起動されると、マイクロ命令の実
行中であれば、そのマイクロ命令の実行完了を待ってか
ら、加算回路２２あるいはマイクロ命令レジスタ１５の
所定フィールドにより次マイクロ命令アドレスが次マイ
クロ命令アドレスレジスタ２３に保持される。その後、
マイクロ命令アドレスレジスタ１１に読み書きアドレス
レジスタ２０の内容が転送され、該マイクロ命令アドレ
スレジスタ１１の内容によって書込みデータレジスタ２
１の内容がコントロールストレージ１ｏに書込まれる。

これで、書込みサイクルが終了し、次マイクロ命令アド
レスが次マイクロ命令アドレスレジスタ２３からマイク
ロ命令アドレスレジスタ１１に転送されて、マイクロ命
令の読出しと実行が再開されることになる。

読出しデータのエラーが修正不可能なものであったとき
には、実行制御回路１６によるマイクロ命令の解読実行
が中断されている。この場合には次の様にしてコントロ
ールストレージ１０の再書込みとマイクロ命令の実行再
開が行われる。すなわち、レジスタ１８のフェイリング
アドレスが次マイクロ命令アドレスレジスタ２３と読み
書きアドレスレジスタ２０に設定される。次いで、ファ
イル記憶装置３から読み出したマイクロ命令が書込みデ
ータレジスタ２１に設定された後、コントロールストレ
ージ１０への書込みサイクルが起動される。その後の動
作は修正可能なエラーが検出された場合と同様であり、
再度修正不可能なエラー検出されなければ、当該マイク
ロ命令から実行が再開される。

次に本発明によるテストカバレジデータの採取方法につ
いて説明する。

先ず、テストを行うマイクロプログラムを構成するマイ
クロ命令群のうち、実行されたことを確認したいマイク
ロ命令に対してあらかじめ読出し時に修正可能なエラー
が検出されるように加工しておく。これには１種々の方
法があるが、その内の１つを例にとれば、前述の５ＶＰ
２によるマイクロプログラムの初期ロードの際に、ロー
ドするマイクロ命令に１ビツトのデータ反転を行ってお
くことによって可能である。この反転操作は、５ＶＰ２
に組込まれたコントロールウェアによって、ファイル記
憶装置３から読出したマイクロ命令コードに対して１ビ
ツトのみ“１″のオペランドデータによる排他的論理和
の命令を実行することで容易に作り出すことができる。

さて、このようにして擬似的なエラーが設定されたマイ
クロ命令がコントロールストレージ１０より読出される
と、前述の如くして、エラー検出の通知と修正、修復が
５ＶＰ２と連動してなされることになる。読出しエラー
は擬似的なものであるから、５ＶＰ２による再書込みに
より、コントロールストレージ１０内のマイクロ命令は
逐一修復されてゆくことになる。このときレジスタ１７
゜１８に転送されるシンドロームデータ、フェイリング
アドレスを５ＶＰ２によって記録、管理することにより
、どのマイクロ命令が実行されたかを知ることができる
。

第３図は、５ＶＰ２のコントロールウェアによって記録
、管理するカバレジデータの一例を示したものである。

被テストマイクロ命令の各々に対応したシンドロームデ
ータを逐一記録してゆくことにより、実行されたマイク
ロ命令を知ることができる。たダし、一般的にマイクロ
命令の読出しと実行は、５ＶＰ２によるエラー修正より
も速いので、カバレジテストに要する時間は、５ＶＰ２
によるエラー修復時間を考慮すべきであることは言うま
でもない。

なお、実施例では読出し専用のマイクロプログラムを格
納しておくコントロールストレージを例に説明したが、
読み書きを行う記憶装置に格納されるプログラムおよび
データのナス１〜カバレジデータ採取にも容易に適用が
可能である。

〔発明の効果〕

以上の説明から明らか如く、本発明によれば、テストし
ようとするプログラムに擬似的なエラーを設定しておく
ことで、特別なハードウェアを用意しなくてもテストカ
バレジデータの採取が可能になる。

【図面の簡単な説明】

第１図は電子計算機システムの本発明に関係する部分の
構成例を示す図、第２図は電子計算機システムの概略構
成を示す図、第３図は本発明によるテストカバレジデー
タの一例を示す図である。 １・・・中央処理装置、　２・・・ｓｖｐ　（サービス
プロセッサ）、　　３・・・ファイル記憶装置、１０・
・・コントロールストレージ、　　１３・・・エラー検
出回路、　１４・・・修正回路、　　１７・・・シンド
ロームデータレジスタ、　　１８・・・フェイリングア
ドレスレジスタ、　　１９・・・エラー報告フリップフ
ロップ。 ｇ１図

Claims (1)

【特許請求の範囲】
1. （１）記憶装置から読み出されるデータのエラー検出お
   よび修正機構を備えた電子計算機システムを用い、被テ
   ストプログラム中のテストすべき部位に予め修正可能な
   エラーデータを設定して該被テストプログラムを記憶装
   置に格納して読み出し、その時、前記エラーデータが前
   記エラー検出および修正機構により検出されて修正、修
   復されたことを記録することを特徴とするプログラムテ
   スト方法。