JPS6282436A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に、マイクロ命令の１
ビツトエラ一時の処理に関する。

〔従来の技術〕

従来、マイクロ命令の１ビットエラーを検出すると、１
ビット誤った命令によって制御された演算の結果でレジ
スタの値が更新されるのを防ぐ為。

レジスタの値の更新を抑止するホールド信号を。

マイクロ命令によって制御される全ての演算回路に含ま
れる全てのレジスタに対して送り、１ビットエラーを修
正後、そのマイクロ命令を再実行していた。この他に、
ノ・−ドウエアの障害が発生した時の対策として、障害
が発生した時に実行されていたソフトウェア命令を、リ
トライ可能ならば再実行する命令リトライという手段が
ある。

〔発明が解決しようとする問題点〕

上述の様にマイクロ命令の制御による演算の結果を格納
する全てのレジスタに対してホールド信号を配る方法で
は１ビットエラーを検出してホールド信号を発生するエ
ラー検出及び訂正回路（ＥＤＡＣ回路）から演算結果を
格納するレジスターまでの距離が遠いレジスタに対して
は遅延時間の為。

値の更新を抑止できない場合がある。

〔問題点を解決するための手段〕

本発明の情報処理装置は、マイクロ命令を格納スルコン
トロール・ストアト、前記コントロール・ストアから読
出したマイクロ命令の制御に従って演算を行う第１及び
第２の演算回路と、＠記コントロール・ストアから読出
したマイクロ命令の１ビットエラーを検出する手段と、
前記コントロール・ス）・アから読出したマイクロ命令
の１ピントエラーを訂正する手段と、前記コントロール
・ストアから読出したマイクロ命令に１ビットエラーが
あると前記第１の演算回路に含まれるレジスタの値の更
新を抑止する手段と、前記コントロール・ストアカ）ら
読出したマイクロ命令が前記第２の演算回路に含マへる
レジスタのｆ１〃を更新する命令であることを指示する
手段と、前記コントロール・ストアから読出したマイク
ロ命令が前記第２の演算回路に含まれるレジスタの値を
更新する命令である時に１ビットエラーが検出されると
、命令リトライを指示する手段とを含むととを特徴とす
る。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図でアル。コ
ントロール・ストアｌはマイクロ・ノログラムを格納す
るメモリである。コントロール・ストアーレジスタ２は
、コントロール・ス）７１からメモリ・データ信号線ａ
を通して読出したマイクロ命令を格納するレジスタであ
る。エラー検出及び訂正回路（以下、　ＥＤＡＣと称す
）３はコントロール・ストア・レジスタ２に格納された
マイクロ命令に１ビットエラーがあるかどうかチェック
し、１ビットエラーがある時には演算レジスタ８の値が
更新されるのを抑止する為ホールド信号線ｅを“１″に
し、旧つ１ビツト工ラー訂正信号線ｒによって１ビット
エラーを訂正する回路である。

デコーダ４はコントロール・ストア・レジスタ２に格納
されているマイクロ命令中のマイクロ命令データ信号線
Ｃで送られてくるフィールド９をデコードして、演算制
御信号線ｇにより演算実行回路７を制御し、且つマイク
ロ命令が演算レジスタ８の値を更新する命令でちる時に
はストローブ信号線りを“１”にする。デコーダ１０は
演算有効指示信号線すが１＃の時にコントロール・スト
ア・レジスタ２に格納されているマイクロ命令中のマイ
クロ命令データ信号線Ｃで送られてくるフィールドをデ
コードして演算制御信号線ｎにより演算実行回路１１を
制御し、且つマイクロ命令が演算レジスタ１２の値を更
新する命令である時にはストローブ信号線０を“１″に
する。演算有効指示信号線すが“０”の時にはデコーダ
１０の出力はその機能を果さない。演算有効指示信号線
すはコントロールストア・レジスタ２に格納されたマイ
クロ命ｒ　ζ　） 令の特定の１ビツトを出力する信号線であり、コントロ
ール・ストア・レジスタ２」二のマイクロ命令が演算レ
ジスタ１２の値を更新する命令であることを示す信号線
である。ＡＮＤケ゛−１−５は演算データ信号線すが“
ｌ”の時にホールド信号線ｅが１”になるとりトライ指
示信号線ｉを１１″にする。

リトライ指示フリップフロップ６は９トライ指示信号線
ｉが″１”になると６１＃をセットし、信号線ｊを通し
て診断ユニットに命令リトライを指示するフリップフロ
ップである。演算実行回路７は演算制御信号線ｇの制御
に従って演算データ信号線ｆで送られてくるデータに演
算を施し、その結果を演算結果信号線ｋを通して演算レ
ジスタ８に送る。演算実行回路１１は演算制御信号線ｎ
の制御に従って演算データ信号線ｍで送られてくるデー
タに演算を施し、その結果を演算結果信号線ｐを通して
演算レジスタ１２に送る。演算レジスタ８はホールド信
号線ｅが“０′″の時にストローブ信号線りが′″１”
ならば演算結果信号線ｋを通して送られてくる演算結果
を格納するレジスタで、ホールド信号線ｅが“１″′の
時には、ストローブ信号線りの値に関係なく値の更新は
行われない。Ｓ端子はストローブ端子であシ、■端子は
ホールド端子である。演算レジスタ１２はストローブ信
号線０が″１″ならば演算結果信号線ｐを通して送られ
てくる演算結果を格納するレジスタで、Ｓ端子はストロ
ーブ端子である。ホールド信号線ｅは入力されていない
。演算回路９は演算実行回路７と演算レジスタ８を含み
、基本命令（説明は後述）及びそれ以外の命令を実行す
る回路である。演算回路１３は演算実行回路１１及び演
算レジスタ１２を含み、主に基本命令を実行する回路で
ある。

マイクロプログラムを用いた計算機では、一般に１つの
ソフトウェア命令を実行する為に複数のマイクロ命令が
実行される。マイクロ命令はマイクロ命令格納用のメモ
リから読み出されてコントロール・ストア・レジスタに
格納され、これがデコードされて演算実行回路中の加算
器、セレクタ等の制御を行い、その結果が演算レジスタ
に格納される。マイクロ命令がコントロール・ストア・
レジスタに格納されてから、演算結果が演算レジスタに
格納されるまでの期間を実行サイクルと言う。この実行
サイクルは１つのソフトウェア命令を実行する為に必要
なマイクロ命令の数だけ繰り返される。マイクロ命令の
数だけ実行サイクルが繰シ返されると、演算レジスタの
値がソフトウェア・ビジプルなレジスタまたはメモリへ
書き込まれ、ソフトウェア命令が完了する。ソフトウェ
アビジプルなレジスタとはソフトウェア命令中に現れる
ようなレジスタである。ソフトウェア・ビジプルなレジ
スタまたはメモリへの書込み期間を書込みサイクルと言
う。

ソフトウェア命令には実行サイクルが全て終了し、書込
みサイクルになってからソフトウェアビジプルなレジス
タまたはメモリへの書込みを行う基本命令と、そうでな
い命令すなわち、細口か繰シ返される実行サイクルのと
中でもソフトウェアビジプルなレジスタまたはメモリへ
の書込みを行う命令の二種類がある。

遅延時間の為、距離の遠い演算レジスタにホールド信号
が届かない場合には、その演算レジスタが主に基本命令
の実行結果を格納するものであれば、その演算レジスタ
にはホールド信号を送らず。

その演算レジスタの値を更新するマイクロ命令で１ビッ
トエラーを検出したら命令リトライにする方法がとれる
。命令リトライとはソフトウェア命令の実行の為に複数
のマイクロ命令を実行している途中で障害が起きた場合
に最初のマイクロ命令から再実行することである。実行
サイクルの途中でソフトウェアビジプルなレジスタまた
はメモリへの書込みを行う命令で障害が起きて命令ＩＪ
　）ライしようとしても、ソフトウェア命令に現れるレ
ジスタまたはメモリの内容は壊れているので不可能だが
、基本命令の途中で障害が起きてもソフトウェア命令か
らみれば、実行前と同じ状態なので。

命令リトライが可能なわけである。

第１図に基づいて、マイクロ命令で１ビットエラーが検
出された場合の動作を、三種類の場合に分けて説明する
。

■　基本命令でなく、且つ演算レジスタ１２の値を更新
しないソフトウェア命令で１ビットエラーが検出された
場合。

マイクロ命令データ信号線Ｃを通して誤った命令がデコ
ーダ４及び１０に送られる。デコー７”　４では誤った
ままデコードして演算実行回路７を制御シ、また演算レ
ジスタ８のストローブ信号としてストローブ信号線りを
＠ｌ”にする。一方、　ＥＤＡＣ３ではマイクロ命令の
１ビットエラーを検出し。

ホールド信号線ｅを″ｌ”にするので演算レジスタ８の
値は更新されない。演算有効指示信号線すはマイクロ命
令が基本命令でないので０”であシ。

従ってリトライ指示フリッゾフロッゾ６は“０”のまま
である。デコーダ１０の出力は演算有効指示信号線すが
”０”なので無効となシ、演算レジスタ１２の値は更新
されない。この状態では演算レジスタ８の値も、演算レ
ジスタ１２の値も更新されていないのでマイクロ命令の
１ビットエラーヲ訂正後、そのマイクロ命令を再開すれ
ばよい。

■　基本命令で１ビットエラーが検出された場合。

基本命令は演算レジスタ１２の値を更新する命令なので
演算有効指示信号線すは“１”となり、従ってデコーダ
４及び１０の出力は有効となる。

Ｅｌ）ＡＣ３が１ビットエラーを検出してホールド信号
線ｅを′１″にするので演算レジスタ８の値の更新は抑
正さ扛るが演算レジスタ１２は誤った演算結果で更新さ
れる。演算有効指示信号線すとホールド信号線ｅが共に
ｔ′ｉ、ｎなのでりｌ・ライ指示フリソノノロツノ６は
“１″となり、信号線ｊを通して。

診断ユニットに命令リトライを指示する。基本命令では
ソフトウェア・ビジプルなレジスタ及ヒメモリの値は更
新されていないので、他の条件が揃えば６）今回ユニッ
トは、命令リトライを開始する。

■　基本命令でなく、且つ演算レジスタ８及び】２の値
を更新する命令で１ビットエラーが検出された場合。

基本命令で１ビットエラーが検出された場合と同様に、
演算レジスタ８は値の更新が抑止されるが演算レジスタ
１２は誤った演算結果で更新される。リトライ指示クリ
ップ・フロッノ６は１１”になり２診断ユニットは、ソ
フトウェアピノプルなレジスタの値とメモリの内容がす
ｙ新さねてなく。

且つ他の条件が揃えば命令りトライを開始する。

以−ヒ述べたようにボールド信号を送らない演算回路に
含捷れるレジスタの飴を更新する命令でＩビットエラー
が検出された場合には、その命令が基本命令なら、他の
条件が揃えば命令ＩＪ　）ライを行うととがり能である
が、基本命令でない時にはソフトウェア・ビ・ゾブルな
レゾスター土ｌこはメモリが書き変えられたかどうかを
診断ユニットがチヱノクし、書き変えられていない場合
には命令ＩＪ　）ライを行うことが可能であるが、すで
に書き変えられてしまった場合には、命令リトライを行
うことは不可能である。従って、ホールド信号を送らな
い演算回路としては、基本命令のみを実行する演算回路
あるいは、主に基本命令を実行する演算回路を選ぶとと
か、システムの信頼性を高める」−で望ましい。

〔発明の効果〕

以上説明したように１本発明は一部の演算回路に含まれ
るレジスタの値を更新するマイクロ命令で１ビットエラ
ーを検出した場合には命令リトライを指示することによ
って、レジスタの値の更新を抑止する信号を全ての演算
回路に対して送らなくて済むという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 ■・・・コンｌ−ロール・スｌ−’７．２・・・コント
ロール・ストア・レジスタ、３・・・ＥＤＡＣ、４・・
・デコーダ、５・・・ＡＮＤｒ−）、６・・・リトライ
指示クリップ・フロッノ、７・・・演算実行回路、８・
・・演算レジスタ、９・・・演算回路、１０・・・デコ
ーダ、１１・・・演算実行回路。 １２・・・演算レジスタ、１３・・・演算回路。

Claims (1)

【特許請求の範囲】
1. １、マイクロ命令を格納するコントロール・ストアと、
   前記コントロール・ストアから読出したマイクロ命令の
   制御に従って演算を行う第１及び第２の演算回路と、前
   記コントロール・ストアから読出したマイクロ命令の１
   ビットエラーを検出する手段と、前記コントロール・ス
   トアから読出したマイクロ命令の１ビットエラーを訂正
   する手段と、前記コントロール・ストアから読出したマ
   イクロ命令に１ビットエラーがあると前記第１の演算回
   路に含まれるレジスタの値の更新を抑止する手段と、前
   記コントロール・ストアから読出したマイクロ命令が前
   記第２の演算回路に含まれるレジスタの値を更新する命
   令であることを指示する手段と、前記コントロール・ス
   トアから読出したマイクロ命令が前記第２の演算回路に
   含まれるレジスタの値を更新する命令である時に１ビッ
   トエラーが検出されると命令リトライを指示する手段と
   を含むことを特徴とする情報処理装置。