JPS6159696A - 制御メモリ修復方式 - Google Patents

制御メモリ修復方式

Info

Publication number
JPS6159696A
JPS6159696A JP59180521A JP18052184A JPS6159696A JP S6159696 A JPS6159696 A JP S6159696A JP 59180521 A JP59180521 A JP 59180521A JP 18052184 A JP18052184 A JP 18052184A JP S6159696 A JPS6159696 A JP S6159696A
Authority
JP
Japan
Prior art keywords
control memory
microinstruction
group
rewriting
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59180521A
Other languages
English (en)
Inventor
Nobuo Funakubo
舟窪 伸夫
Kazunobu Mimura
三村 和信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59180521A priority Critical patent/JPS6159696A/ja
Publication of JPS6159696A publication Critical patent/JPS6159696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロプログラム制御’装置に係り、特に制
御メモリから読み出されたマイクロ命令のパリティエラ
ー検出にともなう該制御メモリの修復方式に関する。
〔発明の背景〕
マイクロプログラム制御装置において、制御メモリから
読み出されたマイクロ命令にパリティエラーを検出した
場合、信頼性向上のため、制御メモリ内の該パリティエ
ラ一部分を修復し、当該マイクロ命令を再実行するl;
要がある。かかる制御メモリの修復方式とし、て、従来
はサムチェックコード方式、あるいは外部記憶媒体から
制御メモリへの再書込み方式が知られている。
はじめ第3図により、サムチェックコード方式を説明す
る。第3図において、制御メモリ10はnビットからな
るマイクロ命令がmワード集って構成されている。この
制御メモリ10の内容に対しサムチェックコード30を
予め作成しておく。
該サムチェックコード30は、制御メモリ10の各ビッ
ト毎にそれぞれワード数だけ11μ他的論理和をとった
チェックビットS、、、S、、・・・S l+−1より
なる1例えば制御メモリ1の1ピッl−1”lのチェツ
クビットS1は、 S + = 81 !B a 、、■a1■・・・ID
a n−IDa。
でねれる。ここで、■は排他的論理和を示す。
制御メモリ10から読み出されたマイクロ命令にパリテ
ィエラーを検出した時、該制御メモリIO中、エラーと
なったワードを除いて再度各ビット毎に排他的論理和を
とったコードを作成し、こ九と予め作成しておいたサム
チェックコード30とを比較することにより、該エラー
となったワードを訂正し、制御メモリ10を修復するの
である。
次に第4図により、外記記憶媒体からの制御メモリへの
再書込み方式を説明する。第4図において、制御メモリ
10のマイクロプログラム(マイクロ命令群)は、フロ
ッピーディスク等の外部記憶媒体40よりロードされる
。即ち、制御メモリ10に格納されたマイクロプログラ
ムは外部記憶媒体4oに保持されている。したがって、
マイクロプログラム実行時、制御メモリ10から読み出
されたマイクロ命令にパリティエラーを検出した時、外
部記憶媒体40を用いて、該マイクロプログラムの一部
又は全部を制御メモリ10ヘロードすることにより、制
御メモリ10を修復することができる。
しかしながら、上記従来技術のうち、サムチェックコー
ド方式は、サムチェックコードを作成し格納する手段、
エラーとなったワード(マイクロ命令)のアドレスを保
持する手段等が必要であり。
また、外部記憶媒体からの再書込み方式は、入出力動作
を伴うため、修復までに時間がかかる欠点を有している
〔発明の目的〕
本発明の目的は、制御メモリより読み出されたマイクロ
命令にパリティエラーを検出し・た時、マイクロプログ
ラム自身により、上記従来術技より簡単な方法で高速に
制御メモリを修復し1.システムの信頼性を高めること
にある。
〔発明の概要〕
一般にマイクロプログラム制御の小型計算機の場合、中
央処理装置(CPU)のマイクロプログラム動作は、入
出力装置での処理待ちによるWAIT状態が大半をしめ
、この時間を利用して診断処理マイクロ命令群(以下、
MDと略す)が実行さ九でいることが多い6従って、M
Dは制御メモリ内の全マイクロプログラムに対して極く
わずかのステップ数であるが、その実行時間はマイクロ
ブロクラム動作全体の大部分を占め、該MD細部分パリ
ティエラーの発生する確率が高い。
そこで1本発明はMD部(一般にはアクセス頻度が高い
マイクロ命令群)に対する再書込み用マイクロ命令群(
以下、RTRYと略す)を制御メモリの所望領域に予め
格納しておき、マイクロプログラム実行時、制御メモリ
から読み出されたマイクロ命令にパリティエラーを検出
した時、それがM D部分である場合、RTRY部を実
行して。
その各マイクロ命令内のリテラルデータでパリティエラ
ーのあったM D部分を書き換えるようにする。なお1
MD部以外でパリティエラーが発生した場合には1例え
ば第4図で説明した外部記憶媒体からの再書込み方式に
より、制御メモリの該当マイクロプログラムを修復すれ
ばよい3この場合。
修復に時間がかかるが、もともとMD部以外でパリティ
エラーの発生する頻度は少なく、従って。
該外部記憶媒体からの再書込み動作は稀にしか起こらず
、システム全体の動作に与える影響は匝くわずかである
〔発明の実施例〕
以下、本発明の一実施例を第1図及び第2図により説明
する。
第1図において、制御メモリ10に格納されているマイ
クロプログラムのうち1診断処理を行うマイクロ命令群
(MD)11と該MD細部分再書込みするマイクロ命令
群(RTRY)の領域を斜線で示す、アドレスレジスタ
13は制御メモリ■0に対するアドレスを保持し、デー
タレジスタ14は制御メ゛モリ10の読出しデータ (
マイクロ命令)を格納する。パリティチェック回路15
はデータレジスタ14の内容のパリティチェックを行う
。エラー表示レジスタ16はパリティチェック回路15
でパリティエラーが検出された時に論理値″゛1″とな
るレジスタである。フラグレジスタ17は制御メモリI
OのMD部11が実行中に論理値゛1″となる。
第2図はマイクロ命令のフォーマットを示したものであ
る。即ち、マイクロ命令20はコントロールフィールド
21.fi算フィールド22.リテラルデータフィール
ド231分岐フ、イールド24等よりなる。
制御メモリ10に格納されているマイクロプログラムは
、アドレスレジスタ13で示されるアドレスのマイクロ
命令が順次データレジスタ14に読み出されることで実
行される。該データレジスタ14に読み出されたマイク
ロ命令はパリティチェック回路15によりチェックされ
、パリティエラーが検出されると、エラー表示レジスタ
16は論理値“1″となる。エラー表示レジスタ16が
II l ″になると、実行中のマイクロプログラム動
作は停止し、障害処理の実行が開始される。1通常。
障害処理では、障害記録の作成等の処理を行ったあと、
制御メモリ10内のパリティエラーとなった部分の修復
処理を行う、この時、フラグレジスタ17のテストを行
い、該レジスタ17が論理値II I Hとなっていて
、制御メモリlOのMD部11を実行中に、その読出し
データにパリティエラーの発生した。二とが判定される
と、制御メモリ10内のRTRY部12の実行が開始さ
れる。;H5RTRY部12の処理において、順次、自
マイクロ命令内のリテラルデータフ、イールド23に保
持したデータにより制御メモリ10のMD部分11が再
書込みされ、該制御メモリ10の修復が行われる本実施
例では、制御メモリ10内のRTRY部12として、M
D部11′を再書込みするマイクロ命令群を用意すると
したが、一般にアクセス頻度が高いマイクロプログラム
を対象とするものであればよ<、MDに限る必要はない
〔発明の効果〕
本発明によれば、制御メモリ内の頻繁にアクセスされる
マイクロ命令群について、その読み出されたマイクロ命
令にパリティエラーが検出された場合、従来に比べて簡
単な構成で、しかも寡速に修復することが可能となり、
システムの信頼性が更に向上する利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は本発明の
一実施例におけるマイクロ命令のフォーマット例を示す
図、第3図および第4図は従来の制御メモリ修復方式を
説明する図である。 10・・・制御メモリ、   11・・・診断処理用マ
イクロ命令群、  12・・・再書込み用マイクロ命令
群。 13・・・アドレスレジスタ、  14・・・データレ
ジスタ、  15・・・パリティチェック回路。 16・・・エラー表示レジスタ、  17・・・フラグ
レジスタ。

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロ命令群を格納する制御メモリと、該制御
    メモリから読み出したマイクロ命令のパリテイチェック
    回路とを具備してなるマイクロプログラム制御装置にお
    いて、前記マイクロ命令群中の一部特定処理のマイクロ
    命令群に対する再書込み用マイクロ命令群を前記制御メ
    モリに格納しておき、前記特定処理のマイクロ命令群の
    実行中に、前記制御メモリから読み出した当該マイクロ
    命令にパリテイエラーを検出した時、該マイクロ命令群
    に対する前記再書込み用マイクロ命令群を実行すること
    により前記特定処理のマイクロ命令群を書き換えること
    を特徴とする制御メモリ修復方式。
JP59180521A 1984-08-31 1984-08-31 制御メモリ修復方式 Pending JPS6159696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59180521A JPS6159696A (ja) 1984-08-31 1984-08-31 制御メモリ修復方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59180521A JPS6159696A (ja) 1984-08-31 1984-08-31 制御メモリ修復方式

Publications (1)

Publication Number Publication Date
JPS6159696A true JPS6159696A (ja) 1986-03-27

Family

ID=16084717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59180521A Pending JPS6159696A (ja) 1984-08-31 1984-08-31 制御メモリ修復方式

Country Status (1)

Country Link
JP (1) JPS6159696A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271952A (ja) * 1990-03-20 1991-12-03 Nec Corp マイクロプログラム制御記憶

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271952A (ja) * 1990-03-20 1991-12-03 Nec Corp マイクロプログラム制御記憶

Similar Documents

Publication Publication Date Title
US4005405A (en) Error detection and correction in data processing systems
JPH0253809B2 (ja)
JPH02135536A (ja) チエツクポイント再試行機構
JPS60179851A (ja) デ−タ処理装置
US6895527B1 (en) Error recovery for speculative memory accesses
JPS6159696A (ja) 制御メモリ修復方式
JP2513060B2 (ja) 故障回復型計算機
JPH0644238B2 (ja) 命令再実行制御方法
JPS60214043A (ja) パイプライン制御回路
JPS63278162A (ja) 情報処理装置におけるエラ−訂正装置
JPS603769A (ja) エラ−回復方法
JPH04125753A (ja) メモリのオンライン診断方式
CN114741117A (zh) 一种跨平台的程序指令重排的验证方法
JPH04181331A (ja) 命令リトライ方式
JPH04115339A (ja) メモリエラー処理システム
JPS6012656B2 (ja) リトライ制御方式
JPS58199499A (ja) デ−タ処理装置
JPS6393052A (ja) プログラムテスト方法
JPH11327940A (ja) 命令再実行制御方式
JPH01309421A (ja) 誤り訂正方式
JPH0488434A (ja) データ処理装置
JPH02110741A (ja) マイクロプログラム制御装置
JPS60238933A (ja) 制御記憶装置のエラ−処理方式
JPS63101947A (ja) エラ−処理方式
JPS5987554A (ja) ロ−ドしたプログラムのチエツク方式