JPH0667914A - コントロールストレージ読み出し誤り訂正方式 - Google Patents
コントロールストレージ読み出し誤り訂正方式Info
- Publication number
- JPH0667914A JPH0667914A JP4221111A JP22111192A JPH0667914A JP H0667914 A JPH0667914 A JP H0667914A JP 4221111 A JP4221111 A JP 4221111A JP 22111192 A JP22111192 A JP 22111192A JP H0667914 A JPH0667914 A JP H0667914A
- Authority
- JP
- Japan
- Prior art keywords
- address
- control storage
- read
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】コントロールストレージに格納されている読み
出し頻度の高いワードが固定障害になっても、マイクロ
プロセッサの処理能力の低下を著しく改善できるコント
ロールストレージ読み出し誤り訂正方式の提供。 【構成】コントロールストレージ１に対する書き込み読
み出しアドレスを保持するコントロールストレージアド
レスレジスタ２と、１から読み出された命令と次アドレ
スと誤り訂正符号とを含むデータを保持するコントロー
ルストレージレジスタ３と、１から読み出され処理が実
行されているデータより１つ前のデータのアドレスを保
持する遅延アドレス保持手段７と、３に保持されている
データの誤りを検出訂正する訂正回路４と、３からの第
１のアドレスと７からの第２のアドレスと４からの１の
未使用領域のアドレスである第３のアドレスとの供給を
受け４からの指示によりその何れかを選択して２に供給
するセレクタ６とを含み、誤り訂正をしたデータは１の
未使用領域に格納する。
出し頻度の高いワードが固定障害になっても、マイクロ
プロセッサの処理能力の低下を著しく改善できるコント
ロールストレージ読み出し誤り訂正方式の提供。 【構成】コントロールストレージ１に対する書き込み読
み出しアドレスを保持するコントロールストレージアド
レスレジスタ２と、１から読み出された命令と次アドレ
スと誤り訂正符号とを含むデータを保持するコントロー
ルストレージレジスタ３と、１から読み出され処理が実
行されているデータより１つ前のデータのアドレスを保
持する遅延アドレス保持手段７と、３に保持されている
データの誤りを検出訂正する訂正回路４と、３からの第
１のアドレスと７からの第２のアドレスと４からの１の
未使用領域のアドレスである第３のアドレスとの供給を
受け４からの指示によりその何れかを選択して２に供給
するセレクタ６とを含み、誤り訂正をしたデータは１の
未使用領域に格納する。
Description
【０００１】
【産業上の利用分野】本発明はコントロールストレージ
読み出し誤り訂正方式に関し、特にマイクロプロセッサ
のコントロールストレージの固定読み出し誤りを防ぐコ
ントロールストレージ読み出し誤り訂正方式に関する。
読み出し誤り訂正方式に関し、特にマイクロプロセッサ
のコントロールストレージの固定読み出し誤りを防ぐコ
ントロールストレージ読み出し誤り訂正方式に関する。
【０００２】
【従来の技術】従来のコントロールストレージ読み出し
誤り訂正方式は、コントロールストレージの読み出し誤
りが発生するとマイクロプロセッサの制御が訂正のため
数クロック周期の間停止され、読み出したワードと同じ
アドレスに訂正データを格納していたため、読み出し頻
度の高いワードが固定的に障害になると、マイクロプロ
セッサの性能を著しく低下させていた。
誤り訂正方式は、コントロールストレージの読み出し誤
りが発生するとマイクロプロセッサの制御が訂正のため
数クロック周期の間停止され、読み出したワードと同じ
アドレスに訂正データを格納していたため、読み出し頻
度の高いワードが固定的に障害になると、マイクロプロ
セッサの性能を著しく低下させていた。
【０００３】図２は従来のコントロールストレージ読み
出し誤り訂正方式を採用しているマイクロプロセッサの
一例を示すブロック図である。
出し誤り訂正方式を採用しているマイクロプロセッサの
一例を示すブロック図である。
【０００４】このマイクロプロセッサは、ワード毎にマ
イクロプロセッサの制御を行なうマイクロプログラム１
１と次の命令を実行するための次アドレス１２と読み出
し誤りが発生したときにこの誤りを訂正するために使用
する誤り訂正符号１３とを格納するコントロールストレ
ージ１と、コントロールストレージ１の読み出しまたは
書き込みアドレスを保持するコントロールストレージア
ドレスレジスタ２と、コントロールストレージ１から読
み出された情報を保持するコントロールストレージレジ
スタ３と、コントロールストレージ１から読み出された
とき読み出し誤りを検出し正しいデータに訂正する訂正
回路１４と、マイクロプログラム１１により演算動作を
含んだ制御を行なう制御回路５とを有している。
イクロプロセッサの制御を行なうマイクロプログラム１
１と次の命令を実行するための次アドレス１２と読み出
し誤りが発生したときにこの誤りを訂正するために使用
する誤り訂正符号１３とを格納するコントロールストレ
ージ１と、コントロールストレージ１の読み出しまたは
書き込みアドレスを保持するコントロールストレージア
ドレスレジスタ２と、コントロールストレージ１から読
み出された情報を保持するコントロールストレージレジ
スタ３と、コントロールストレージ１から読み出された
とき読み出し誤りを検出し正しいデータに訂正する訂正
回路１４と、マイクロプログラム１１により演算動作を
含んだ制御を行なう制御回路５とを有している。
【０００５】マイクロプログラム１１の１ワード毎に次
のアドレスの情報を保持しているため、コントロールス
トレージ１の領域をブランチしながら制御を行なう。
のアドレスの情報を保持しているため、コントロールス
トレージ１の領域をブランチしながら制御を行なう。
【０００６】今、何らかの動作要求が発生して、割り出
しアドレスがコントロールストレージアドレスレジスタ
２にセットされたとする。コントロールストレージアド
レスレジスタ２にセットされたアドレスに対応するワー
ドのマイクロプログラム１１と次アドレス１２と誤り訂
正符号１３とがコントロールストレージ１からコントロ
ールストレージレジスタ３に読み出される。コントロー
ルストレージレジスタ３内の誤り訂正符号を用いて訂正
回路１４により読み出し誤りのチェックが行なわれ、正
しければ、コントロールストレージレジスタ３内のマイ
クロプログラムの情報が制御回路５に送られ制御回路５
が動作する。同時にコントロールストレージレジスタ３
内の次アドレスをコントロールストレージアドレスレジ
スタ２にセットしコントロールストレージ１より次のワ
ードを読み出す。以上のようにコントロールストレージ
１のマイクロプログラム１１の読み出しを繰り返しなが
ら制御を行なう。
しアドレスがコントロールストレージアドレスレジスタ
２にセットされたとする。コントロールストレージアド
レスレジスタ２にセットされたアドレスに対応するワー
ドのマイクロプログラム１１と次アドレス１２と誤り訂
正符号１３とがコントロールストレージ１からコントロ
ールストレージレジスタ３に読み出される。コントロー
ルストレージレジスタ３内の誤り訂正符号を用いて訂正
回路１４により読み出し誤りのチェックが行なわれ、正
しければ、コントロールストレージレジスタ３内のマイ
クロプログラムの情報が制御回路５に送られ制御回路５
が動作する。同時にコントロールストレージレジスタ３
内の次アドレスをコントロールストレージアドレスレジ
スタ２にセットしコントロールストレージ１より次のワ
ードを読み出す。以上のようにコントロールストレージ
１のマイクロプログラム１１の読み出しを繰り返しなが
ら制御を行なう。
【０００７】今、コントロールストレージ１の、あるワ
ードをコントロールストレージレジスタ３に読み出した
とき、訂正回路１４が読み出しエラーを検出したとす
る。訂正回路１４はコントロールストレージレジスタ３
からの制御回路５への制御信号を抑止し、コントロール
ストレージレジスタ３内の誤り訂正符号を用いてコント
ロールストレージレジスタ３内の情報を訂正する。
ードをコントロールストレージレジスタ３に読み出した
とき、訂正回路１４が読み出しエラーを検出したとす
る。訂正回路１４はコントロールストレージレジスタ３
からの制御回路５への制御信号を抑止し、コントロール
ストレージレジスタ３内の誤り訂正符号を用いてコント
ロールストレージレジスタ３内の情報を訂正する。
【０００８】訂正した情報は、コントロールストレージ
レジスタ３に格納されマイクロプログラムの情報が制御
回路５に送られ制御回路５の動作が再開される。
レジスタ３に格納されマイクロプログラムの情報が制御
回路５に送られ制御回路５の動作が再開される。
【０００９】また、コントロールストレージレジスタ３
内の訂正されたデータはコントロールストレージ１内の
以前に読み出したワードと同一のアドレスに書き込まれ
る。
内の訂正されたデータはコントロールストレージ１内の
以前に読み出したワードと同一のアドレスに書き込まれ
る。
【００１０】誤りデータの訂正を行なって再びコントロ
ールストレージ１に書き込むまで数クロック周期処理が
必要であり、その間通常のマイクロプログラムの制御が
停止される。
ールストレージ１に書き込むまで数クロック周期処理が
必要であり、その間通常のマイクロプログラムの制御が
停止される。
【００１１】
【発明が解決しようとする課題】上述した従来のコント
ロールストレージ読み出し誤り訂正方式は、コントロー
ルストレージレジスタ３内の訂正されたデータはコント
ロールストレージ１内の以前に読み出したワードと同一
のアドレスに書き込まれるので、読み出しエラーの発生
したワードが固定的に読み出し誤りを発生すると、読み
出す毎に数クロック周期間処理能力が低下することにな
り、特に読み出し頻度の高いワードが固定障害になると
マイクロプロセッサの処理能力を著しく低下させるとい
う欠点を有している。
ロールストレージ読み出し誤り訂正方式は、コントロー
ルストレージレジスタ３内の訂正されたデータはコント
ロールストレージ１内の以前に読み出したワードと同一
のアドレスに書き込まれるので、読み出しエラーの発生
したワードが固定的に読み出し誤りを発生すると、読み
出す毎に数クロック周期間処理能力が低下することにな
り、特に読み出し頻度の高いワードが固定障害になると
マイクロプロセッサの処理能力を著しく低下させるとい
う欠点を有している。
【００１２】本発明の目的は、コントロールストレージ
に格納されている読み出し頻度の高いワードが固定障害
になっても、マイクロプロセッサの処理能力の低下を著
しく改善できるコントロールストレージ読み出し誤り訂
正方式を提供することにある。
に格納されている読み出し頻度の高いワードが固定障害
になっても、マイクロプロセッサの処理能力の低下を著
しく改善できるコントロールストレージ読み出し誤り訂
正方式を提供することにある。
【００１３】
【課題を解決するための手段】本発明のコントロールス
トレージ読み出し誤り訂正方式は、コントロールストレ
ージから読み出されたデータの読み出し誤りを訂正しな
がら処理を実行するアドレスブランチ型のマイクロプロ
セッサのコントロールストレージ読み出し誤り訂正方式
において、前記コントロールストレージに対する書き込
み読み出しアドレスを保持するアドレス保持手段と、前
記コントロールストレージから読み出された命令と次ア
ドレスと誤り訂正符号とを含むデータを保持するデータ
保持手段と、前記コントロールストレージから読み出さ
れ処理が実行されているデータより１つ前のデータのア
ドレスを保持する遅延アドレス保持手段と、前記データ
保持手段に保持されているデータの誤りを検出訂正する
訂正手段と、前記データ保持手段からの第１のアドレス
と前記遅延アドレス保持手段からの第２のアドレスと前
記訂正手段からの第３のアドレスとの供給を受け前記訂
正手段からの指示によりその何れかを選択して前記アド
レス保持手段に供給するアドレス選択手段とを含み、前
記訂正手段は前記データ保持手段に保持されているデー
タに誤りがないときには前記アドレス選択手段に前記第
１のアドレスを選択させ誤りがあるときには前記アドレ
ス選択手段に前記訂正手段から供給される前記コントロ
ールストレージの未使用領域のアドレスである第３のア
ドレスを選択させて訂正されたデータを前記コントロー
ルストレージの未使用領域に格納させついで前記アドレ
ス選択手段に前記第２のアドレスを選択させて読み出さ
れたデータの次アドレスを前記第３のアドレスに変更し
て再書き込みを行なうことを特徴としている。
トレージ読み出し誤り訂正方式は、コントロールストレ
ージから読み出されたデータの読み出し誤りを訂正しな
がら処理を実行するアドレスブランチ型のマイクロプロ
セッサのコントロールストレージ読み出し誤り訂正方式
において、前記コントロールストレージに対する書き込
み読み出しアドレスを保持するアドレス保持手段と、前
記コントロールストレージから読み出された命令と次ア
ドレスと誤り訂正符号とを含むデータを保持するデータ
保持手段と、前記コントロールストレージから読み出さ
れ処理が実行されているデータより１つ前のデータのア
ドレスを保持する遅延アドレス保持手段と、前記データ
保持手段に保持されているデータの誤りを検出訂正する
訂正手段と、前記データ保持手段からの第１のアドレス
と前記遅延アドレス保持手段からの第２のアドレスと前
記訂正手段からの第３のアドレスとの供給を受け前記訂
正手段からの指示によりその何れかを選択して前記アド
レス保持手段に供給するアドレス選択手段とを含み、前
記訂正手段は前記データ保持手段に保持されているデー
タに誤りがないときには前記アドレス選択手段に前記第
１のアドレスを選択させ誤りがあるときには前記アドレ
ス選択手段に前記訂正手段から供給される前記コントロ
ールストレージの未使用領域のアドレスである第３のア
ドレスを選択させて訂正されたデータを前記コントロー
ルストレージの未使用領域に格納させついで前記アドレ
ス選択手段に前記第２のアドレスを選択させて読み出さ
れたデータの次アドレスを前記第３のアドレスに変更し
て再書き込みを行なうことを特徴としている。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は本発明のコントロールストレージ読
み出し誤り訂正方式の一実施例を示すブロック図であ
る。
み出し誤り訂正方式の一実施例を示すブロック図であ
る。
【００１６】本実施例のコントロールストレージ読み出
し誤り訂正方式は、図１に示すように、１ワード毎に各
々マイクロプロセッサの制御を行なうマイクロプログラ
ム１１と次のマイクロプログラムを読み出すための次ア
ドレス１２と読み出し誤りが発生したときにこの訂正を
するために使用する誤り訂正符号１３とを格納するコン
トロールストレージ１と、コントロールストレージ１の
読み出しまたは書き込みアドレスを保持するコントロー
ルストレージアドレスレジスタ２と、コントロールスト
レージ１から読み出された情報を保持するコントロール
ストレージレジスタ３と、コントロールストレージ１か
ら読み出されたとき読出し誤りを検出し正しいデータに
訂正し訂正したデータをコントロールストレージ１の未
使用領域に書き込みを行なう訂正回路４と、マイクロプ
ログラムにより演算動作を含んだ制御を行なう制御回路
５と、現在実行中の命令より１命令前の命令が格納され
ているコントロールストレージ１のアドレスを保持する
遅延アドレス保持手段７と、コントロールストレージレ
ジスタ３から供給される次アドレスか訂正回路４から供
給されるコントロールストレージ１の未使用領域のアド
レスか遅延アドレス保持手段７から供給されるアドレス
かのいずれかを選択するセレクタ６とを有している。訂
正回路４はコントロールストレージレジスタ３の内容を
書き換えコントロールストレージ１に書き込む機能も有
する。
し誤り訂正方式は、図１に示すように、１ワード毎に各
々マイクロプロセッサの制御を行なうマイクロプログラ
ム１１と次のマイクロプログラムを読み出すための次ア
ドレス１２と読み出し誤りが発生したときにこの訂正を
するために使用する誤り訂正符号１３とを格納するコン
トロールストレージ１と、コントロールストレージ１の
読み出しまたは書き込みアドレスを保持するコントロー
ルストレージアドレスレジスタ２と、コントロールスト
レージ１から読み出された情報を保持するコントロール
ストレージレジスタ３と、コントロールストレージ１か
ら読み出されたとき読出し誤りを検出し正しいデータに
訂正し訂正したデータをコントロールストレージ１の未
使用領域に書き込みを行なう訂正回路４と、マイクロプ
ログラムにより演算動作を含んだ制御を行なう制御回路
５と、現在実行中の命令より１命令前の命令が格納され
ているコントロールストレージ１のアドレスを保持する
遅延アドレス保持手段７と、コントロールストレージレ
ジスタ３から供給される次アドレスか訂正回路４から供
給されるコントロールストレージ１の未使用領域のアド
レスか遅延アドレス保持手段７から供給されるアドレス
かのいずれかを選択するセレクタ６とを有している。訂
正回路４はコントロールストレージレジスタ３の内容を
書き換えコントロールストレージ１に書き込む機能も有
する。
【００１７】マイクロプログラムの１ワード毎に次のア
ドレスの情報を保持しているためコントロールストレー
ジ１の領域をブランチしながら制御を行なう。
ドレスの情報を保持しているためコントロールストレー
ジ１の領域をブランチしながら制御を行なう。
【００１８】今、何らかの動作要求が発生し、割り出し
アドレスがコントロールストレージアドレスレジスタ２
にセットされたとする。コントロールストレージアドレ
スレジスタ２にセットされたアドレスに対応するワード
のマイクロプログラム１１と次アドレス１２と誤り訂正
符号１３とがコントロールストレージ１よりコントロー
ルストレージレジスタ３に読み出される。
アドレスがコントロールストレージアドレスレジスタ２
にセットされたとする。コントロールストレージアドレ
スレジスタ２にセットされたアドレスに対応するワード
のマイクロプログラム１１と次アドレス１２と誤り訂正
符号１３とがコントロールストレージ１よりコントロー
ルストレージレジスタ３に読み出される。
【００１９】訂正回路４により読み出し誤りのチェック
が行なわれ正しければ、コントロールストレージレジス
タ３内のマイクロプログラムの情報が制御回路５に送ら
れ制御回路５が動作する。
が行なわれ正しければ、コントロールストレージレジス
タ３内のマイクロプログラムの情報が制御回路５に送ら
れ制御回路５が動作する。
【００２０】同時にコントロールストレージアドレスレ
ジスタ２の読み出しアドレスは遅延アドレス保持手段７
にセットされ、またセレクタ６はコントロールストレー
ジレジスタ３内の次アドレスをコントロールストレージ
アドレスレジスタ２にセットしコントロールストレージ
１より次のマイクロプログラムを読み出す。
ジスタ２の読み出しアドレスは遅延アドレス保持手段７
にセットされ、またセレクタ６はコントロールストレー
ジレジスタ３内の次アドレスをコントロールストレージ
アドレスレジスタ２にセットしコントロールストレージ
１より次のマイクロプログラムを読み出す。
【００２１】以上のようにコントロールストレージ１の
マイクロプログラム１１の読み出しを繰り返しながら制
御を行なう。
マイクロプログラム１１の読み出しを繰り返しながら制
御を行なう。
【００２２】今、コントロールストレージ１のあるワー
ドをコントロールストレージレジスタ３に読み出したと
き、訂正回路４が読み出し誤りを検出したとする。
ドをコントロールストレージレジスタ３に読み出したと
き、訂正回路４が読み出し誤りを検出したとする。
【００２３】訂正回路４はコントロールストレージレジ
スタ３からの制御回路５への制御信号を抑止し、コント
ロールストレージレジスタ３内の誤り訂正符号１３を用
いてコントロールストレージレジスタ３内の情報を訂正
する。
スタ３からの制御回路５への制御信号を抑止し、コント
ロールストレージレジスタ３内の誤り訂正符号１３を用
いてコントロールストレージレジスタ３内の情報を訂正
する。
【００２４】訂正した情報は、コントロールストレージ
レジスタ３に格納され、マイクロプログラムの情報が制
御回路５に送られ制御回路５の動作が再開される。
レジスタ３に格納され、マイクロプログラムの情報が制
御回路５に送られ制御回路５の動作が再開される。
【００２５】次いでセレクタ６は訂正回路４から供給さ
れるコントロールストレージ１の未使用領域のアドレス
を選択してコントロールストレージアドレスレジスタ２
にセットし、コントロールストレージレジスタ３内の訂
正されたデータはコントロールストレージ１内の未使用
ワードに書き込まれる。
れるコントロールストレージ１の未使用領域のアドレス
を選択してコントロールストレージアドレスレジスタ２
にセットし、コントロールストレージレジスタ３内の訂
正されたデータはコントロールストレージ１内の未使用
ワードに書き込まれる。
【００２６】その後、セレクタ６は遅延アドレス保持手
段７に保持されている１命令前のコントロールストレー
ジ１のアドレスをコントロールストレージアドレスレジ
スタ２にセットし、一命令前のワードをコントロールス
トレージレジスタ３に読み出す。
段７に保持されている１命令前のコントロールストレー
ジ１のアドレスをコントロールストレージアドレスレジ
スタ２にセットし、一命令前のワードをコントロールス
トレージレジスタ３に読み出す。
【００２７】訂正回路４は読み出された一命令前のワー
ドの次アドレスを先ほど訂正し書き込んだ未使用領域の
アドレスに書き換えてコントロールストレージ１に書き
込むことにより、読み出し誤りの発生したワードを読み
出さないようにする。
ドの次アドレスを先ほど訂正し書き込んだ未使用領域の
アドレスに書き換えてコントロールストレージ１に書き
込むことにより、読み出し誤りの発生したワードを読み
出さないようにする。
【００２８】誤りデータの訂正を行なって再びコントロ
ールストレージ１に書き込むまで数クロック周期処理が
必要であり、その間通常のマイクロプログラムの制御が
停止されるが、特定ワードの固定障害の読み出し誤りが
発生しても１度読み出し誤りが発生したワードは使用し
ないためマイクロブロセッサの処理性能低下を軽減でき
る。
ールストレージ１に書き込むまで数クロック周期処理が
必要であり、その間通常のマイクロプログラムの制御が
停止されるが、特定ワードの固定障害の読み出し誤りが
発生しても１度読み出し誤りが発生したワードは使用し
ないためマイクロブロセッサの処理性能低下を軽減でき
る。
【００２９】
【発明の効果】以上説明したように、本発明のコントロ
ールストレージ読み出し誤り訂正方式は、コントロール
ストレージの読み出し誤りの訂正された情報のコントロ
ールストレージへの格納アドレスを以前とは異なえるこ
とにより、特定ワードの固定障害の読み出し誤りが発生
しても１度読み出し誤りが発生したワードは使用しない
ためマイクロブロセッサの処理性能低下を大幅に軽減で
きるという効果を有している。
ールストレージ読み出し誤り訂正方式は、コントロール
ストレージの読み出し誤りの訂正された情報のコントロ
ールストレージへの格納アドレスを以前とは異なえるこ
とにより、特定ワードの固定障害の読み出し誤りが発生
しても１度読み出し誤りが発生したワードは使用しない
ためマイクロブロセッサの処理性能低下を大幅に軽減で
きるという効果を有している。
【図１】本発明のコントロールストレージ読み出し誤り
訂正方式の一実施例を示すブロック図である。
訂正方式の一実施例を示すブロック図である。
【図２】従来のコントロールストレージ読み出し誤り訂
正方式を示すブロック図である。
正方式を示すブロック図である。
１ コントロールストレージ ２ コントロールストレージアドレスレジスタ ３ コントロールストレージレジスタ ４、１４ 訂正回路 ５ 制御回路 ６ セレクタ ７ 遅延アドレス保持手段 １１ マイクロプログラム １２ 次アドレス １３ 誤り訂正符号
Claims (1)
- 【請求項１】 コントロールストレージから読み出され
たデータの読み出し誤りを訂正しながら処理を実行する
アドレスブランチ型のマイクロプロセッサのコントロー
ルストレージ読み出し誤り訂正方式において、前記コン
トロールストレージに対する書き込み読み出しアドレス
を保持するアドレス保持手段と、前記コントロールスト
レージから読み出された命令と次アドレスと誤り訂正符
号とを含むデータを保持するデータ保持手段と、前記コ
ントロールストレージから読み出され処理が実行されて
いるデータより１つ前のデータのアドレスを保持する遅
延アドレス保持手段と、前記データ保持手段に保持され
ているデータの誤りを検出訂正する訂正手段と、前記デ
ータ保持手段からの第１のアドレスと前記遅延アドレス
保持手段からの第２のアドレスと前記訂正手段からの第
３のアドレスとの供給を受け前記訂正手段からの指示に
よりその何れかを選択して前記アドレス保持手段に供給
するアドレス選択手段とを含み、前記訂正手段は前記デ
ータ保持手段に保持されているデータに誤りがないとき
には前記アドレス選択手段に前記第１のアドレスを選択
させ誤りがあるときには前記アドレス選択手段に前記訂
正手段から供給される前記コントロールストレージの未
使用領域のアドレスである第３のアドレスを選択させて
訂正されたデータを前記コントロールストレージの未使
用領域に格納させついで前記アドレス選択手段に前記第
２のアドレスを選択させて読み出されたデータの次アド
レスを前記第３のアドレスに変更して再書き込みを行な
うことを特徴とするコントロールストレージ読み出し誤
り訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221111A JPH0667914A (ja) | 1992-08-20 | 1992-08-20 | コントロールストレージ読み出し誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221111A JPH0667914A (ja) | 1992-08-20 | 1992-08-20 | コントロールストレージ読み出し誤り訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667914A true JPH0667914A (ja) | 1994-03-11 |
Family
ID=16761657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4221111A Pending JPH0667914A (ja) | 1992-08-20 | 1992-08-20 | コントロールストレージ読み出し誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141927A (ja) * | 2014-01-27 | 2015-08-03 | 三菱電機株式会社 | ネジ締結構造および電子機器 |
-
1992
- 1992-08-20 JP JP4221111A patent/JPH0667914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141927A (ja) * | 2014-01-27 | 2015-08-03 | 三菱電機株式会社 | ネジ締結構造および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462086A (en) | Loading system in numerical controller | |
| JP2003248631A (ja) | メモリ制御回路及びメモリ制御方法 | |
| US5261084A (en) | Error judgment method | |
| JPH0667914A (ja) | コントロールストレージ読み出し誤り訂正方式 | |
| JPH1196006A (ja) | 情報処理装置 | |
| JPH011038A (ja) | 制御メモリ誤り訂正制御方式 | |
| US11681527B2 (en) | Electronic device and multiplexing method of spatial | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JP2665039B2 (ja) | マイクロプログラム制御装置 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPH03228140A (ja) | マイクロプログラム制御装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPH04310136A (ja) | 制御記憶修正回路 | |
| JPH05120155A (ja) | マイクロプログラム制御装置 | |
| JP2008083757A (ja) | デバイスの移行方式、デバイスの移行方法、移行制御装置、及びプログラム | |
| JPH0535608A (ja) | 制御記憶検査訂正回路 | |
| JPH06103056A (ja) | アドレス制御装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH04109335A (ja) | 制御プログラム訂正システム | |
| JPH04137135A (ja) | プログラムメモリ制御回路 | |
| JPS59218555A (ja) | マイクロプログラム制御装置 | |
| JPS6027028A (ja) | マイクロプログラム制御装置 | |
| JPS6226492B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000222 |