JPS6226492B2 - - Google Patents
Info
- Publication number
- JPS6226492B2 JPS6226492B2 JP55043592A JP4359280A JPS6226492B2 JP S6226492 B2 JPS6226492 B2 JP S6226492B2 JP 55043592 A JP55043592 A JP 55043592A JP 4359280 A JP4359280 A JP 4359280A JP S6226492 B2 JPS6226492 B2 JP S6226492B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- buffer storage
- read
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012546 transfer Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、データ訂正機構を有するメイン・ス
トレージとバツフア・ストレージの二階層メモリ
を有するデータ処理装置に関するものである。
トレージとバツフア・ストレージの二階層メモリ
を有するデータ処理装置に関するものである。
二階層メモリを有するデータ処理装置において
は、演算器から要求するデータがバツフア・スト
レージ（以後BSと言う）に存在しない場合、メ
イン・ストレージ（以後MSと言う）に読出しを
要求し、該データを含む一群のデータ（ブロツ
ク）をMSから読出し、BSへブロツク転送して
BSに書込み、BSから利用頻度の高いデータを高
速に利用できるようにしている。上述のMS読出
しにおいて、訂正可能な誤りが検出された場合、
上記のブロツク転送で訂正後のデータをBSに送
つて動作を完了させるか、さらにはMSでローカ
ルにメモリサイクルを起して、MSにも訂正後の
データを再書込みしている。
は、演算器から要求するデータがバツフア・スト
レージ（以後BSと言う）に存在しない場合、メ
イン・ストレージ（以後MSと言う）に読出しを
要求し、該データを含む一群のデータ（ブロツ
ク）をMSから読出し、BSへブロツク転送して
BSに書込み、BSから利用頻度の高いデータを高
速に利用できるようにしている。上述のMS読出
しにおいて、訂正可能な誤りが検出された場合、
上記のブロツク転送で訂正後のデータをBSに送
つて動作を完了させるか、さらにはMSでローカ
ルにメモリサイクルを起して、MSにも訂正後の
データを再書込みしている。
MS読出しにおいて訂正可能な誤りが検出され
る原因として考えられることは、固定的なメモ
リ又は周辺の障害、インタミツテントなメモリ
障害、インタミツテントな周辺部の障害、の３
つが考えられる。このうちについては、この時
点では有効な対策はなく、将来訂正不可能な誤り
に悪化した時、障害部を切り離す等の手段を講じ
ることとなる。については、支障にはならず、
何らかの手段も特に必要とはならない。しかるに
については、本発明と係わる点であるが、この
まま放置しておくと訂正不可能な障害に進展する
ことが考えられるが、この時点で訂正後のデータ
で再書込みを実行し、内容をリフレツシユしてや
れば正しいデータが保持されることが知られてい
る。
る原因として考えられることは、固定的なメモ
リ又は周辺の障害、インタミツテントなメモリ
障害、インタミツテントな周辺部の障害、の３
つが考えられる。このうちについては、この時
点では有効な対策はなく、将来訂正不可能な誤り
に悪化した時、障害部を切り離す等の手段を講じ
ることとなる。については、支障にはならず、
何らかの手段も特に必要とはならない。しかるに
については、本発明と係わる点であるが、この
まま放置しておくと訂正不可能な障害に進展する
ことが考えられるが、この時点で訂正後のデータ
で再書込みを実行し、内容をリフレツシユしてや
れば正しいデータが保持されることが知られてい
る。
従来技術の一つは、MSに再書込みを実行せず
に放置しておくもので、これは、将来訂正不可能
な障害に進展する危険性が大である。
に放置しておくもので、これは、将来訂正不可能
な障害に進展する危険性が大である。
他の従来技術では、訂正可能な誤りを検出した
部分によつて、ローカルにMS再書込みサイクル
を起してやるもので、これは、MS周辺部の制御
論理の増大と複雑化を招き、ひいては、演算器か
ら見たMSアクセス時間、サイクル時間の増大を
招くという不都合がある。
部分によつて、ローカルにMS再書込みサイクル
を起してやるもので、これは、MS周辺部の制御
論理の増大と複雑化を招き、ひいては、演算器か
ら見たMSアクセス時間、サイクル時間の増大を
招くという不都合がある。
本発明は特別なハードウエアの増大や、制御の
複雑化を招かずにMS再書込みを実現することを
目的とする。
複雑化を招かずにMS再書込みを実現することを
目的とする。
本発明は、MS読出しにおいて、訂正可能な障
害を検出した時には、訂正後のデータをBSへ転
送（いわゆるブロツク転送）すると同時に、障害
の発生を報告し、この時BSは、転送してきたデ
ータをBSに書込むと同時にそのままMSへのスト
アデータとして送出する点にある。
害を検出した時には、訂正後のデータをBSへ転
送（いわゆるブロツク転送）すると同時に、障害
の発生を報告し、この時BSは、転送してきたデ
ータをBSに書込むと同時にそのままMSへのスト
アデータとして送出する点にある。
第１図は、本発明の一実施例を示すブロツク図
で、BS周辺を表現している。本図を用いてまず
データとアドレスの流れを説明する。
で、BS周辺を表現している。本図を用いてまず
データとアドレスの流れを説明する。
ALUが要求するデータがBSに存在しないこと
に応じてMSに読出し要求が出される。MSにて読
出され、BSに転送されてきたデータ（以後ブロ
ツク転送データと言う）はパス１を通つてBDIR
レジスタ２に入り、BS３への書込みデータとな
る。一方アドレスは、MS読出しアドレスがADR
レジスタ４に格納されており、それがBS書込ア
ドレスに変換されてBARレジスタ５にセツトさ
れ、BS書込みアドレスとなる。一方、パス１の
データはBDORレジスタ６を通つて演算器（以後
ALUと言う）に送られ、演算データ又は命令デ
ータとして使用される。
に応じてMSに読出し要求が出される。MSにて読
出され、BSに転送されてきたデータ（以後ブロ
ツク転送データと言う）はパス１を通つてBDIR
レジスタ２に入り、BS３への書込みデータとな
る。一方アドレスは、MS読出しアドレスがADR
レジスタ４に格納されており、それがBS書込ア
ドレスに変換されてBARレジスタ５にセツトさ
れ、BS書込みアドレスとなる。一方、パス１の
データはBDORレジスタ６を通つて演算器（以後
ALUと言う）に送られ、演算データ又は命令デ
ータとして使用される。
ALUからの書込みに際しては、書込みデータ
はFRレジスタ９にセツトされ、アドレスはADR
４にセツトされる。それぞれSDR７およびSAR
８を介してMSへ送られ、MSへ書込まれる。その
アドレスのデータがBSにもあれば、BSにも
BDIR2を介してBSにも書込まれる。この動作は
周知であり、また後述の第２図でも説明される。
はFRレジスタ９にセツトされ、アドレスはADR
４にセツトされる。それぞれSDR７およびSAR
８を介してMSへ送られ、MSへ書込まれる。その
アドレスのデータがBSにもあれば、BSにも
BDIR2を介してBSにも書込まれる。この動作は
周知であり、また後述の第２図でも説明される。
以上が通常の流れであるが、MS読出し時に訂
正可能な障害が検出された時には、パス１で転送
されて来たデータをSDRレジスタ７にもセツト
して、MS再書込み用のデータとして用いる。一
方アドレスは、ADRレジスタ４を、SARレジス
タ８へセツトして、MS再書込み用のアドレスと
して用いる。
正可能な障害が検出された時には、パス１で転送
されて来たデータをSDRレジスタ７にもセツト
して、MS再書込み用のデータとして用いる。一
方アドレスは、ADRレジスタ４を、SARレジス
タ８へセツトして、MS再書込み用のアドレスと
して用いる。
第１図で、FRレジスタ９はALUからBSおよび
MSへの書込みレジスタ、セレクタ１０はBSへの
書込みデータとして、ALUからデータを選ぶ
か、MS読出しデータを選ぶかの選択回路、セレ
クタ１１はALUへの送出データとして、BS読出
しデータを選ぶか、MS読出しデータを選ぶかの
選択回路、セレクタ１２はMSへの書込みデータ
として、ALUからのデータを選ぶか、再書込み
用として訂正後のMS読出しデータを選ぶかの選
択回路、セレクタ１３はセレクタ１２と同様なア
ドレスの選択回路である。
MSへの書込みレジスタ、セレクタ１０はBSへの
書込みデータとして、ALUからデータを選ぶ
か、MS読出しデータを選ぶかの選択回路、セレ
クタ１１はALUへの送出データとして、BS読出
しデータを選ぶか、MS読出しデータを選ぶかの
選択回路、セレクタ１２はMSへの書込みデータ
として、ALUからのデータを選ぶか、再書込み
用として訂正後のMS読出しデータを選ぶかの選
択回路、セレクタ１３はセレクタ１２と同様なア
ドレスの選択回路である。
第２図は本発明の制御を示すものである。BS
およびMSへの書込みリクエストは、ブロツク転
送によるものと、ALUからのリクエストがあ
り、前者を信号Ａ、後者を信号Ｂとして示してあ
る。信号Ａ，Ｂはプライオリテイ回路２１によつ
てプライオリテイがとられる。Ａ−SELは、信号
Ａの選択信号、Ｂ−SELは信号Ｂの選択信号であ
る。これらはORゲート２２を通してBS書込みリ
クエスト信号BSWTとなる。
およびMSへの書込みリクエストは、ブロツク転
送によるものと、ALUからのリクエストがあ
り、前者を信号Ａ、後者を信号Ｂとして示してあ
る。信号Ａ，Ｂはプライオリテイ回路２１によつ
てプライオリテイがとられる。Ａ−SELは、信号
Ａの選択信号、Ｂ−SELは信号Ｂの選択信号であ
る。これらはORゲート２２を通してBS書込みリ
クエスト信号BSWTとなる。
BSに要求されたデータが存在しない場合は、
MSに読出し要求を出し、MSは読出データをブロ
ツク転送すると共に上記信号Ａ（ブロツク転送リ
クエストＡ）をBSに送る。さらに読出しデータ
に訂正可能な障害があつた場合、上記信号Ａに同
期して訂正可能障害報告信号Ｅが発行される。Ａ
−SEL信号が“１”の時、信号Ｅも“１”であれ
ば、ANDゲート２３を通してMSREWT信号が作
成され、MS再書込み要求信号となる。この信号
は第１図でのセレクタ１２，１３に送出され、そ
れぞれパス１，ADR４を選択するために用いら
れる。このMSREWT信号はORゲート２４を介
してMSに対する書込み信号MSWT信号となる。
このORゲート２４にはＢ−SEL信号も入力され
ており、よつて、ALUからの書込み要求も、MS
読出しで発生した訂正可能障害に基づく
MSREWT信号による再書込み要求も同一の書込
み要求MSWT信号として同じ処理方法がとられ
る。
MSに読出し要求を出し、MSは読出データをブロ
ツク転送すると共に上記信号Ａ（ブロツク転送リ
クエストＡ）をBSに送る。さらに読出しデータ
に訂正可能な障害があつた場合、上記信号Ａに同
期して訂正可能障害報告信号Ｅが発行される。Ａ
−SEL信号が“１”の時、信号Ｅも“１”であれ
ば、ANDゲート２３を通してMSREWT信号が作
成され、MS再書込み要求信号となる。この信号
は第１図でのセレクタ１２，１３に送出され、そ
れぞれパス１，ADR４を選択するために用いら
れる。このMSREWT信号はORゲート２４を介
してMSに対する書込み信号MSWT信号となる。
このORゲート２４にはＢ−SEL信号も入力され
ており、よつて、ALUからの書込み要求も、MS
読出しで発生した訂正可能障害に基づく
MSREWT信号による再書込み要求も同一の書込
み要求MSWT信号として同じ処理方法がとられ
る。
第３図は、第２図に関して以上述べてきたこと
を補足するタイムチヤートである。
を補足するタイムチヤートである。
MS読出し時に訂正可能障害を検出した場合の
再書込みリクエストは、本発明により、ALUか
らMSへの書込みリクエストの論理を利用して実
行可能となる。そのため、特別なハードウエアを
追加することなく再書込みを実行することがで
き、また、再書込みがブロツク転送と平行して実
行されるため、再書込みによるMSの性能低下も
少なくすることが可能となる。
再書込みリクエストは、本発明により、ALUか
らMSへの書込みリクエストの論理を利用して実
行可能となる。そのため、特別なハードウエアを
追加することなく再書込みを実行することがで
き、また、再書込みがブロツク転送と平行して実
行されるため、再書込みによるMSの性能低下も
少なくすることが可能となる。
第１図は本発明の一実施例を示すブロツク図、
第２図は制御回路の一例を示す図、第３図は第２
図を説明するタイムチヤートである。 １……バツフア・ストレージ、４〜９……レジ
スタ。
第２図は制御回路の一例を示す図、第３図は第２
図を説明するタイムチヤートである。 １……バツフア・ストレージ、４〜９……レジ
スタ。
Claims (1)
- １ メイン・ストレージとバツフア・ストレージ
を有し、演算器から要求したデータが上記バツフ
ア・ストレージに存在しない場合、該データを含
むデータを上記メイン・ストレージから読出し、
バツフア・ストレージにブロツク転送して書込む
データ処理装置において、上記メイン・ストレー
ジからの読出しに際し、読出しデータに訂正可能
障害が検出された場合、上記ブロツク転送で訂正
済データをバツフア・ストレージへ書込むと共
に、上記訂正可能障害の検出の報告に応答して、
上記バツフア・ストレージにブロツク転送されて
きた上記訂正済データを再び上記メイン・ストレ
ージへ転送し、上記演算器からの書込み要求と同
一の書込み要求として処理することを特徴とする
メモリ再書込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359280A JPS56140599A (en) | 1980-04-04 | 1980-04-04 | Memory rewriting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359280A JPS56140599A (en) | 1980-04-04 | 1980-04-04 | Memory rewriting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56140599A JPS56140599A (en) | 1981-11-02 |
| JPS6226492B2 true JPS6226492B2 (ja) | 1987-06-09 |
Family
ID=12668059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359280A Granted JPS56140599A (en) | 1980-04-04 | 1980-04-04 | Memory rewriting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56140599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053393U (ja) * | 1991-05-30 | 1993-01-19 | 株式会社フジタ | 掘削ドリルバケツト内の排土装置 |
-
1980
- 1980-04-04 JP JP4359280A patent/JPS56140599A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053393U (ja) * | 1991-05-30 | 1993-01-19 | 株式会社フジタ | 掘削ドリルバケツト内の排土装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56140599A (en) | 1981-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4395425B2 (ja) | 破損データ値を処理するためのデータ処理装置と方法 | |
| JPH0581935B2 (ja) | ||
| JPS6324428A (ja) | キヤツシユメモリ | |
| JPS59214952A (ja) | 障害処理方式 | |
| JPS6226492B2 (ja) | ||
| US4514847A (en) | Key storage error processing system | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPS603219B2 (ja) | 制御メモリ・エラ−自動訂正処理方式 | |
| JPS6024492B2 (ja) | メモリシステム | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH05289947A (ja) | Ｅｃｃチェック方式 | |
| JPS6246358A (ja) | エラ−処理方式 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH01298453A (ja) | キャッシュエラー処理方式 | |
| JPS58213349A (ja) | 情報処理装置 | |
| JPH04233052A (ja) | 二重化メモリ装置 | |
| JPH0778747B2 (ja) | データ処理装置 | |
| JPH0353660B2 (ja) | ||
| JPS6044709B2 (ja) | バツフアリトライ方式 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPS641817B2 (ja) | ||
| JPH04128950A (ja) | 誤り検出機能付き主記憶の部分書込方法 | |
| JPS6131497B2 (ja) |