JPH04128950A - 誤り検出機能付き主記憶の部分書込方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、自身にリード／ライトされるデータに対す
る誤り検出機能を有する主記憶と、主記憶データの読出
し時、予め該続出しデータがコピー書込されたのち、こ
のコピーデータが主記憶から読出されるよりも高速に読
出されるキャッシュメモリとを備えた情報処理装置にお
いて、主記憶に部分書込を高速で行う方法に関する。

【従来の技術】

誤り検出機能付き主記憶では、データ書込時にデータの
成るビット数単位（例えば３２ビツト、なおこの単位を
誤り検出単位という）に誤り検出・訂正用の複数ビット
（例えば７ビツト、ＥＣＣビットともいう）を付加して
書込み、主記憶の内容を読出す際にこの誤り検出単位の
データとこのデータに付加されていた誤り検出・訂正用
ビットとの夫々読出内容から読出データの誤りの検出を
行う。 従来、このような誤り機能付き主記憶に対し、部分書込
み、つまり誤り検出単位未満のビット幅データの書込動
作（前記例では８ビツト、１６ビツト、２４ビツト幅の
データ書込動作）を行う場合には、主記憶への書込みデ
ータが前記例では３２ビツトでなければ前記の誤り検出
機能が有効とならないので、部分書込み対象のデータと
主記憶の書込対象領域における既書込データ（３２ビツ
ト）のうちの書換不要ビット分とを組合わせ、計３２ビ
ットのデータとして書込む必要がある。 このため−旦、主記憶の既書込内容を読出すとともに、
その誤りのを無を調べ、もし正常であれば新たに書込む
べき部分書込データと、主記憶から読出したデータ中の
書換え不要データとを合成して３２ビツトのデータとし
、この合成したデータに対して誤り検出ビットを生成し
て、合成データと誤り検出・訂正ビットを共に主記憶に
書込む。

【発明が解決しようとする課題】

上述のように従来の部分書込方式では、主記憶へのデー
タ書込みに先立って主記憶の内容を読出す必要があるた
め、書込み完了までに長時間を要するという問題がある
。この場合書込みを要求したプロセッサにたいしては早
期に書込み完了信号を返信し、見掛は上の書込み速度を
上げることは可能であるが、連続して主記憶アクセスを
行う場合には、結局全体として長い時間が必要となる。 特にプロセッサと主記憶の間に主記憶の続出データをコ
ピーして持つ小容量ではあるが高速なキャッシュメモリ
を設け、主記憶からの時間のかかる読出し動作を最小限
に留めて、専らキャッシュメモリから読出しを行うこと
で、高速処理を狙った装置では、部分書込み時の主記憶
読出し時間が処理全体の高速化の妨げとなっていた。 そこでこの発明の課題は、部分書込みに要する時間の小
さな誤り検出機能付き主記憶の部分書込方法を提供する
ことにある。

【課題を解決するための手段】

前記の課題を解決するために本発明の方法は、ｒ（プロ
セッサ１などが）誤り検出機能（主記憶誤り検出ビット
部１２．誤り検出部１３など）を有する主記憶（０１な
ど）に対し、誤り検出単位未満のビット幅（８ビツトな
ど）のデータの書込みを行う際に前記主記憶の書込対象
のアドレスのデータがキャッシュメモリ（キャッシュ上
位、下位バイト部３，４など）中に存在する（ことをキ
ャッシュタグ部２などを介し判別した）場合は、このキ
ャッシュメモリ内の該データを読出し、このデータと新
たに書込むべき前記データとを（上位、下位トランシー
バ５，６などを介し）合成して誤り検出単位（１６ビツ
トなど）のデータとし、主記憶（上位、下位バイト部１
０．１１など）に対してはこの合成データを書込む１よ
うにするものとする。

【作　用】

主記憶への部分書込み実行時にキャッシュメモリ中に、
主記憶の書込み対象アドレスに対応したデータが存在す
れば、主記憶の読出し動作を行うことなく、シャツシュ
メモリ内の該当データを読出して新たな部分書込データ
と合成し、主記憶に対してはこの合成された誤り検出単
位でのデータ書込動作を実行する。 キャッシュメモリは続出し動作に関して主記憶よりも通
常、はるかに高速である。従って上記のような主記憶へ
の部分書込み動作の際に新たな部分書込みデータがバス
上に確定するのと同時期に、シャツシュメモリからの読
出しデータもバス上に確定する。つまり、プロセッサが
ら主記憶への部分書込み要求を、大きな遅延なしに誤り
検出単位での書込み動作に置換えて、主記憶に対して実
行することが可能となる。

【実施例】

第１図は本発明の一実施例としてのシステム構成を示す
ブロック図であり、同図は大別して１６ビントプロセツ
サ１と、１６ビツトデータに対して６ビツトの誤り検出
・訂正ビットを付加して記憶する誤り検出機能付の主記
憶部０１と、キャッシュメモリ部０２とからなる。 そして主記憶部０１はデータの上位８ビツトが格納され
る主記憶上位バイト部１０、データの下位８ビツトが格
納される主記憶下位バイト部１１．６ビツトの誤り検出
・訂正ビットが格納される主記憶誤り検出ビット部１２
、誤り検出部１３からなる。 ここで誤り検出部１３は主記憶へのデータ書込時には、
上位バイトデータ線２２および下位バイトデータ線２３
を介して送られて来た計１６ビツトの書込対象データか
ら６ビツトの誤り検出訂正ビットを作り、主記憶誤り検
出ピント部１２内に、主記憶上位、下位バイト部１０．
１１に格納された１６ビツトの当該書込対象データに対
応させて格納する。また主記憶からのデータ続出時には
主記憶上位、下位バイト部１０．１１から読出された１
６ビツトの続出データと、主記憶誤り検出ビット部１２
から読出された前記続出データに対応する６ビツトの誤
り検出・訂正ビットとを比較し、１６ビツトの続出デー
タの正、誤を検出する。 またキャッシュメモリ部０２はデータの上位８ビツトが
格納されるキャッシュ上位バイト部３、同じくデータの
下位８ビツトが格納されるキャッシュ下位バイト部４、
キャッシュメモリ制御部に属するキャッシュタグ部２お
よび上位、下位トランシーバ５．６からなる。ここでキ
ャッシュタグ部２はプロセッサ２から出力された書込ア
ドレス部に対応するデータがキャッシュ上位、下位バイ
ト部３，４に有るか否かを判別する。また上位、下位ト
ランシーバ５．６はプロセッサ１からプロセッサ上位バ
イトデータ線２０．同下位バイトデータ線２１を介して
出力されたデータをそれぞれさらに上位バイトデータ線
２２．下位バイトデータｗＡ２３側へ出力するか否かの
切換を行う。 次に第１図の動作を説明する。プロセッサ１がプロセッ
サ上位バイトデータ線２０に有効な部分書込みデータを
出力し、主記憶上位バイト部１０のみに対する部分書込
みを行おうとすると、キャッシュタグ部２において書込
みアドレスに対応したデータがキャッシュ上位バイト部
３およびキャッシュ下位バイト部４に存在するかどうか
調査される。 まず、キャッシュ・ミスの（つまり該当データが存在し
ない）場合には、主記憶上位バイト部１０゜主記憶下位
バイト部１１．主記憶誤り検出ビット部１２の内容が読
出され、それぞれの続出内容が上位バイトデータ線２２
．下位バイトデータ線２３．誤り検出ビット線２４上に
出力される。続いて誤り検出部１３によってデータ線２
２．２３上の続出データの誤りの有無が調査される。読
出したデータに誤りが無ければ、該データは誤り検出部
１３内部にラッチされる。その直後、主記憶かちの読出
しは中止され、続いて上位バイトトランシーバ５のゲー
トが開き、プロセッサ上位バイトデータ線２０の情報が
上位バイトデータ線２２上に出力される。また誤り検出
回路１３からは先にラッチした続出データのうち、下位
バイトの情報が下位バイトデータ線２３上に出力される
。そして誤り検出部１３からは上位バイトデータ線２２
および下位バイトデータ線２３の情報から新たな誤り検
出ビットが生成され、誤り検出ビット線２４に出力され
る。続いて上位バイトデータ線２２の情報を主記憶上位
バイト部１０に、下位バイトデータ線２３の情報を主記
憶下位バイト部１１に、誤り検出ビット線２４の情報を
主記憶誤り検出ビット部１２に対して書込んで、一連の
部分書込動作を終了する。 次にキャッシュ・ヒツトの（つまり主記憶の書込対象ア
ドレスのデータがキャッシュ上位、下位バイト部３，４
にも存在する）場合には、上位バイトトランシーバ５の
ゲートがすぐに開いてプロセッサ上位バイトデータ線２
０の情報が上位バイトデータ線２２上に出力され、同時
にキャッシュ下位バイト部４の内容が下位バイトデータ
線２３上に出力される。誤り検出部１３は上位バイトデ
ータ線２２と下位バイトデータ線２３の情報から誤り検
出ビットを生成して誤り検出ビット線２４上に出力する
。 続いて上位バイトデータ線２２の情報をキャッシュ上位
バイト部３および主記憶上位バイト部１０に、下位バイ
トデータ線２３の情報を主記憶下位バイト部１１に、ま
た誤り検出ビット線２４の情報を主記憶誤り検出ビット
部１２にそれぞれ書込んで書込み動作を終了する。

【発明の効果】

本発明によれば、プロセッサ１が誤り検出機能（主記憶
誤り検出ビット部１２．誤り検出部１３など）を有する
主記憶０１に対し、誤り検出単位未満のビット幅（８ビ
ツトなど）のデータの書込みを行う際に前記主記憶の書
込対象のアドレスのデータがキャッシュメモリのキャッ
シュ上位、下位バイト部３．４中に存在することをキャ
ッシュタグ部２を介し判別した場合は、このキャッシュ
メモリ内の該データを読出し、このデータと新たに書込
むべき前記データとを上位または下位トランシーバ５ま
たは６を介し合成して誤り検出単位（１６ビツトなど）
のデータとし、主記憶の上位、下位バイト部１０．１１
に対してはこの合成データを書込むようにしたので、 キャッシュメモリの構成を工夫し容量を大きくすること
で、キャッシュメモリのヒツト率は向上し、プロセッサ
から主記憶に対する読出し動作における遅延を大きく減
少させることができる。−方、それとともに書込み動作
に対するキャッシュメモリのヒツト率も向上する。そし
て部分書込み要求の大部分を主記憶に対しては誤り検出
単位でのデータ書込みとして高速に実行可能である。し
たがって読出し動作、書込み動作ともに、キャッシュメ
モリのヒツト率およびキャッシュメモリと主記憶それぞ
れのデータ読出し時間の比率に応じて速度向上が期待で
き、装置の処理性能を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのシステム構成を示す
ブロック図である。

Claims (1)

【特許請求の範囲】
1. １）誤り検出機能を有する主記憶に対し、誤り検出単位
   未満のビット幅のデータの書込みを行う際に前記主記憶
   の書込対象のアドレスのデータがキャッシュメモリ中に
   存在する場合は、このキャッシュメモリ内の該データを
   読出し、このデータと新たに書込むべき前記データとを
   合成して誤り検出単位のデータとし、主記憶に対しては
   この合成データを書込むことを特徴とする誤り検出機能
   付き主記憶の部分書込方法。