JPH02110733A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮捉圀ヱ 本発明は情報処理装置に関し、特に情報処理装置におけ
る命令実行の抑止動作に関する。

従来技術 従来、情報処理装置における命令実行の抑止は、情報処
理装置内部のクロック、すなわち情報処理装置の処理速
度や性能に依存して変化するクロックを使用してソフト
ウェアによって管理されていた。

第６図はこのソフトウェアによる命令実行の抑止動作を
示すフローチャートである。図に示すように、まずソフ
トウェア命令によりレジスタＲｘに任意の値Ｄ（繰返し
回数）が設定されてから（第６図ステップ３１）、該レ
ジスタＲｘの値か１ずつ減算され（第６図ステップ３２
）、その減算によって該レジスタＲｘの値か０になった
かを判定する（第６図ステップ３３）。

該レジスタＲｘの値が０になるまで減算を行うことによ
り、任意の時間が経過するまで命令を抑止し、待ち状態
を作っている。

このような従来の情報処理装置における命令実行の抑止
は、情報処理装置の待ち状態制御におけるレジスタＲｘ
の減算が情報処理装置内部のクロックのタイミングで行
われているので、処理速度の速い情報処理装置が組込ま
れると、ソフトウェア命令を実行する速度も速くなり、
そのために外部装置とのアクセスのために設定された待
ち状態の時間も短くなって、情報処理装置においてはそ
の外部装置とのアクセスが終了しないまま処理が再開さ
れることになり、外部装置にエラーを生じさせてしまう
。

したがって、情報処理装置ではレジスタＲｘに設定され
る任意の値Ｄ（繰返し回数）を毎回変えなければならす
、またソフトウェア命令上では実際にどの位待ち状態の
時間があるのかを認識しにくいという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、待ち状態の時間を容易に認識することか
でき、常に期待した待ち状態の時間を得ることができる
情報処理装置の提供を目的とする。

発明の構成 本発明による情報処理装置は、命令実行抑止指令に応答
して、システムクロックとは独立したクロックにより予
め設定された所定値を計数する計数手段と、前記命令実
行抑止指令に応答して、前記ＪＩ数手段により前記所定
値か３１数されるまで命令の実行を抑止する抑止手段と
を有することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、減算カウンタ１は信号線１００を介し
てソフトウェア命令により待ち命令か入力されると、ソ
フトウェア命令により信号線１０１を介して設定された
値から順次１ずつ減算し、その減算結果を信号線１０３
を介して比較器２に送出する。

この減算カウンタ１の減算動作は情報処理装置の処理速
度や性能に依存しない特定のクロック信号（信号線は図
示せず）を使用して行われる。すなわち、情報処理装置
のシステムクロックとは異なるクロックによって減算カ
ウンタ１の減算動作か行われる。

比較器２は信−号線１０３を介して入力される減算カウ
ンタ１の値を、信号線１０２を介して入力される終値と
常に比較し、減算カウンターの値が終値と一致すると信
号線１０４を介してリセット信号をフリップフロップ３
に出力して、フリップフロップ３をリセットする。

フリップフロップ３は信号線１００を介して入力される
ラフ１ヘウエア命令による待ち命令によってセットされ
、情報処理装置内部に信号線１０５を介して待ち状態制
御信号を送出して情報処理装置を待ち状態とする。

比較器２において減算カウンターの値と終値との一致が
検出され、比較器２からのリセット信号が入力されると
、フリップフロップ３は情報処理装置内部に信号線１０
５を介して待ち状態制御信号を送出して情報処理装置の
待ち状態を解除する。

第２図は本発明の一実施例によるシステムの構成を示す
ブロック図であり、第３図は第２図のシステムの動作を
示すタイムヂャートである。図において、本発明の一実
施例による情報処理装置１１は外部装置１２〜１４に夫
々接続され、命令の組合せで構成されたプログラムを解
読することにより外部装置１２〜１４各々と協同して処
理を実行する。

情報処理装置１１が動作中に外部装置１２〜１４をアク
セスし、外部装置１２〜１４のデータを元に次の処理を
行うような場合には、外部装置１２〜１４とのアクセス
が終了するまで命令の実行を抑止し、待ち状態とする必
要がある６すなわち、情報処理装置１１の処理Ａが行わ
れているとき、外部装置１２の処理Ｃの結果が必要とな
ると、情報処理装置１１は外部装置１２にアクセスして
外部装置１２の処理Ｃが終了するまで待ち状態となる。

この待ち状態の時間すは外部装置１２の処理Ｃの処理終
了までの時間と同じである。

第４図は本発明の一実施例における待ち状態の時間と処
理速度との関係を示す図である。図において、処理速度
Ｓの情報処理装置１１がある処理を処理しているとき（
処理時間ａ）に、処理時間ｔの外部装置１２〜１４をア
クセスする場合（情報処理装置１１の待ち状態の時間を
ｂとする）［第４図（１）参照］、情報処理装置１１を
処理速度２Ｓの装置に換えると、従来の装置では待ち状
態の時間がラフ１−ウェア命令の繰返しによって制御さ
れているので、処理速度がＳから２８と２倍となること
により処理時間ａおよび待ち状態の時間すか夫々半分の
ａ／２．ｂ／２となる［第４図（２）参照１．したがっ
て、外部装置１２〜１４の処理中にこの外部装置１２〜
・１４とのアクセスが終了しないまま情報処理装置１１
の処理か再開され、外部装置１２〜１４にエラーが生ず
る。

しかしながら、本発明の一実施例では待ち状態の時間す
を、情報処理装置１１のシステムクロックとは独立のク
ロックで動作する減算カウンタ１で計測しているので、
処理速度がＳから２８と２倍となることにより処理時間
ａは半分のａ／２となるが、待ち状態の時間すが半分の
ｂ／２とはならす、待ち状態の時間すは一定のままであ
る［第４図（３）参照］。

第５図は本発明の一実雌例の命令形式を示す図である。

図において、本発明の一実施例におりるソフトウェア命
令はオペコード（ＯＰＣ）２１と待ち時間（設定値）２
２とからなり、このソフトウェア命令によって待ち命令
が発行される。

このソフトウェア命令による待ち命令の発行で、減算カ
ウンタ１は減算動作を開始し、フリップフロラ１３は待
ち状態制御信号を発行して情報処理装置１１を待ち状態
とする。

減算カウンタ１の減算結果と終値との一致が比較回路２
で検出されると、比較回路２はフリップフロップ３をリ
セットする。これにより、フリップフロップ３は待ち状
態制御信号を発行して情報処理装置１１の待ち状態を解
除する。

このように、情報処理装置１１の処理速度や性能に依存
しないクロック（システムクロックとは独立したクロッ
ク）により動作する減算カウンタ１および比較器２によ
ってソフトウェア命令で設定された待ち時間か計測され
るまで命令実行を抑止するようにすることによって、ソ
フトウェア命令の柔軟性を向上させ、待ち状態の時間を
容易に認識することかできる。よって、常に期待した待
ち状態の時間を得ることができる。

発明の詳細 な説明したように本発明によれば、命令実行抑止指令に
応答して、システムクロックとは独立したタロツクによ
り計数動作を行う計数手段により予め設定された所定値
が計数されるまで命令の実行を抑止するようにすること
によって、待ち状態の時間を容易に認識することができ
、常に期待した待ち状態の時間を得ることができるとい
う効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例によるシステムの構成を示すブ
ロック図、第３図は第２図のシステムの動作を示すタイ
ムチャート、第４図は本発明の一実施例における待ち状
態の時間と処理速度との関係を示す図、第５図は本発明
の一実施例の命令形式を示す図、第６図は従来のソフＩ
〜ウェアによる命令実行の抑止動作を示すフローヂャ−
１・である。 主要部分の符号の説明 １・・・・・・減算カウンタ ２・・・・・・比較器 ３・・・・・・フリップフロップ

Claims (1)

【特許請求の範囲】
1. （１）命令実行抑止指令に応答して、システムクロック
   とは独立したクロックにより予め設定された所定値を計
   数する計数手段と、前記命令実行抑止指令に応答して、
   前記計数手段により前記所定値が計数されるまで命令の
   実行を抑止する抑止手段とを有することを特徴とする情
   報処理装置。