JPH0533424B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセツサ、ゲートアレイ
等の論理回路のシミユレーシヨンを行う装置に関
する。

（従来技術とその問題点） 論理回路の開発において設計、製造上の誤りを
発見するために、実際の装置を作動させて検査す
るのに先だつて論理シミユレーシヨンを行つて論
理の検査を行うことが一般的となつている。装置
の規模が大きくなるとソフトウエアによるシミユ
レーシヨンでは時間がかかりすぎるので、近年ハ
ードウエアにより処理を高速化することが行われ
ている。シミユレーシヨン処理を高速化するため
には、装置を構成する複数の論理素子を複数のプ
ロセツサで分担する並列処理方式が用いられこと
が多い。それぞれのプロセツサは分担する論理素
子の論理シミユレーシヨンのアルゴリズムを専用
ハードウエア化することによりさらに一層の高速
化が達成される。この場合、複数のプロセツサで
整合したシミユレーシヨンを行うためにある一定
の時間刻みことに同期をとる必要がある。この時
間刻みは、シミユレーシヨン対象の装置の最小な
遅延時間にとられることが普通である。それぞれ
の論理素子は、この最小刻みの整数倍の遅延時間
が与えられる。各プロセツサでは、その時点での
分担する論理素子のうち所定の遅延時間が過ぎた
ものについてイベントを発生させ接続先の論理素
子へイベントの伝播処理を行う。しかし、それぞ
れのプロセツサが分担する論理素子の機能のレベ
ルが異る場合、遅い論理素子の処理待ちのために
他のプロセツサが待たされてしまうという問題点
があり、並列処理をしても高速化が望めないとい
う欠点があつた。

そこで、本発明の目的は、この様な従来の欠点
を除去し、小規模なハードウエアでもつて異る時
間刻みを同一のシステムでサポートできる、論理
回路のシミユレーシヨンが行えるシミユレータの
提供にある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供す
る手段は：複数のプロセツサで時間刻みごとに刻
みスタート信号及び刻み終了信号を通信しながら
シミユレーシヨンを並列に行うシミユレーシヨン
であつて：前記複数のプロセツサのそれぞれに付
随して、時間刻みのモジユロを与える手段と；前
記刻みスタート信号を入力し前記モジユロまで計
数レタイムアウトを出すカウントと；前記刻みス
タート信号を入力すると前記付随されたそれぞれ
のプロセツサにシミユレーシヨンスタート信号を
出し前期カウンタに初期値から前記モジユロまで
計数するむねの計数指令を出し、前記カウンタが
前記タイムアウトを出すまでは前記計数指令を保
持し前記刻みスタート信号が来るたびに応答して
前記刻み終了信号を返し、もし前記カウンタが前
記タイムアウトを出すと当該の刻みスタート信号
を入力した後に前記付随されたプロセツサからシ
ミユレーシヨン終了信号を入力した後に前記刻み
終了信号を返し前記保持された計数指令及び前記
シミユレーシヨンスタート信号を解除する制御回
路とを含むことを特徴とする。

（実施例） 次に本発明の実施例について図面を参照して説
明する。

第１図は本発明の一実施例の構成を示すブロツ
ク図である。本図の実施例はPM１，PM２、…
…PMNなる符号を付した複数のプロセツサモジ
ユールを有し、PM１については１つのプロセツ
サモジユールの代表として内部の構成が示してあ
る。１つのプロセツサモジユールPMはプロセツ
サＰ１、及びプロセツサＰ１に付随するモジユロ
を与える手段１、カウンタ２、制御回路３を含み
構成される。

複数のプロセツサモジユールPM１，PM２、
……PMNは刻みスタート信号１０及び刻み終了
信号１１で互いに結合される。それぞれのプロセ
ツサモジユール（例としてPM１を考える）で
は、プロセツサＰ１に付随して時間刻みのモジユ
ロを与える手段１よりモジユロ１０１が出され
る。カウンタ２は、刻みスタート１０を入力しモ
ジユロ１０１まで計数しタイムアウト１０３を出
す。制御回路３は、刻みスタート信号１０を入力
すると付随されたプロセツサＰ１にシミユレーシ
ヨンスタート信号１０４を出し、カウンタ２に計
数指令１０２を出す。計数指令１０２が出される
と、カウンタ２はモジユロ１０１まで初期状態か
ら刻みスタート信号１０を計数する。制御回路３
はカウンタ２からタイムアウト１０３を入力する
までは、刻みスタート信号１０及びシミユレーシ
ヨンスタート信号１０４を保持したままで刻みス
タート信号１０を入力するたびに追随して刻み終
了信号１１を返す。もしカウンタ２がタイムアウ
ト１０３を出すと、その時の対応する刻みスター
ト信号１０に対する終了信号１１を、プロセツサ
１から来るシミユレーシヨン終了信号１０５が入
力されるまで保留しておき、シミユレーシヨン終
了信号１０５が出されるとシミユミレーシヨン終
了信号１０５を返し、計数指令１０２及びシミユ
レーシヨンスタート信号１０４を解除する。

第２図は第１図実施例の動作の概要を示すタイ
ムチヤート図である。本図は、モジユロとして３
を与えた場合を示している。始め刻みスタート信
号１０が出されると、制御回路３は、プロセツサ
Ｐ１にシミユレーシヨンスタート信号１０４を出
しプロセツサＰ１は分担する論理素子のシユミレ
ーシヨン処理を行なう。この処理は第２図中に示
すＡ時点まで続き、プロセツサＰ１はシミユレー
シヨン終了信号１０５を出す。一方刻みスタート
信号１０に対する刻み終了信号１１は、制御回路
３が図中の刻みＴ１及びＴ２についてはただちに
その終了信号１１を返しており、他のプロセツサ
は本プロセツサの処理が終了する前に次の刻みの
処理を行うことができる。刻みＴ３については、
先に述べた様にモジユロ３を指定しているのでカ
ウンタ２のタイムアウト１０３が出される。この
場合制御回路３はただちに刻み終了信号１１を返
さず、時点ＡにおいてプロセツサＰ１よりシミユ
レーシヨン終了を入力するまで待ちその後に刻み
終了信号１１を返し、保持していたシミユレーシ
ヨン開始信号１０４を解除する。これにより、刻
みＴ３においては、プロセツサＰ１もシミユレー
シヨン刻みに同期することができる。

以上の説明で明らかな様に本実施例のシミユレ
ータによれば、それぞれ異る論理機能を含む論理
素子からなるシステムの論理シミユレーシヨンを
行うとき、それぞれのプロセツサはそれぞれ分担
する論理素子の遅延時間に対応する時間刻みのモ
ジユロをそれぞれ与えることにより、それぞれの
プロセツサでは各モジユロごとに他のプロセツサ
と同期し、しかもモジユロに達するまでは独自の
タイミングでシミユレーシヨン処理を行うととも
に、モジユロに達するまでの刻みに対する同期の
ための刻み終了信号はただちに返す様にすること
ができるので、各プロセツサで機能レベルの違い
による処理時間の差があつたとしても、他のプロ
セツサに影響を与えることが少なく効率の良い並
列シミユレーシヨンが可能となる。

（発明の効果） 以上説明した様に、本発明では、装置の論理シ
ミユレーシヨンを並列に行うとき、それぞれのプ
ロセツサに分担する論理機能に応じた適切な同期
時間刻み間隔をモジユロとして与え、各モジユロ
ごとはプロセツサ間で同期するがモジユロに達す
る前の刻みについては疑似的に同期をとることに
より、プロセツサ間の処理時間のちがいによる同
期損失を最小にすることが可能となり、しかも本
機能を少ないハードウエア量で実現できる。

このように本発明によれば、小規模のハードウ
エアでもつて異る時間刻みを持つ複数のプロセツ
サを用いてシミユレーシヨンを効果的に行うこと
ができるシミユレータを提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロツ
ク図、第２図はその実施例の動作を説明するタイ
ムチヤートである。 PM１，PM２，…PMN……プロセツサモジユ
ール、Ｐ１……プロセツサ、１……モジユロを与
える手段、２……カウンタ、３……制御回路。

Claims (1)

【特許請求の範囲】
1. １ 複数のプロセツサで時間刻みごとに刻みスタ
   ート信号及び刻み終了信号を通信しながらシミユ
   レーシヨンを並列に行うシミユレータにおいて：
   前記複数のプロセツサのそれぞれに付随して、時
   間刻みのモジユロを与える手段と；前記刻みスタ
   ート信号を入力し前記モジユロまで計数しタイム
   アウトを出すカウンタと；前記刻みスタート信号
   を入力すると前記付随されたそれぞれのプロセツ
   サにシユミレーシヨンスタート信号を出し前期カ
   ウンタに初期値から前記モジユロまで計数するむ
   ねの計数指令を出し、前記カウンタが前記タイム
   アウトを出すまでは前記計数指令を保持し前記刻
   みスタート信号が来るたびに応答して前記刻み終
   了信号を返し、もし前記カウンタが前記タイムア
   ウトを出すと当該の刻みスタート信号を入力した
   後に前記付随されたプロセツサからシミユレーシ
   ヨン終了信号を入力した後に前記刻み終了信号を
   返し前記保持された計数指令及び前記シミユレー
   シヨンスタート信号を解除する制御回路とを含む
   ことを特徴とするシミユレータ。