JPH021571A - 故障シミュレーション装置 - Google Patents

故障シミュレーション装置

Info

Publication number
JPH021571A
JPH021571A JP63142294A JP14229488A JPH021571A JP H021571 A JPH021571 A JP H021571A JP 63142294 A JP63142294 A JP 63142294A JP 14229488 A JP14229488 A JP 14229488A JP H021571 A JPH021571 A JP H021571A
Authority
JP
Japan
Prior art keywords
circuit
simulation device
faulty
fault
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63142294A
Other languages
English (en)
Inventor
Toshiyuki Nakada
中田 登志之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63142294A priority Critical patent/JPH021571A/ja
Publication of JPH021571A publication Critical patent/JPH021571A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は故障シミュレーション装置に関する。
〔従来の技術〕
故障シミュレーションは製造された論理回路上に欠陥の
存在を検出することが可能なテストパタ−ンを生成する
ために、論理回路を構成する全ての論理ゲートに対して
論理ゲートの特定の入出力端子に予め故障を設定し、設
定した故障のために前記論理回路の外部端子における信
号値が故障のない正回路の信号値と異なる様な前記論理
回路の外部入力端子に対する入カバターンを求める手法
である。
半導体回路の大規模集積化により、各論理チップに含ま
れるゲート数は増大する一方であり、論理ゲートに生ず
る故障数もゲート数に比例して増大する一方である。従
って各故障に対して、シミュレーションを繰り、返すこ
とは不可能に成りつつある。
ウルリッヒ(Ulriqh)らは故障シミュレーション
を高速化する手段として、各論理ゲートにおいて入力値
が正回路と異なるものだけをシミュレートし、その結果
が正回路と異なるものだけを故障影響として、正回路の
信号値と同様に出力に伝播させる同時シミュレーション
という手法を提案している。この手法を用いると、シミ
ュレートすべき論理ゲートの数が、通常の故障シミュレ
ーションに於けるゲート数の1/10がら1/100に
成るとされている。
同時故障シミュレーションを高速化する方法として特願
昭62−178410号公報が存在する。この発明は、
1台の正回路シミュレーション装置と複数台の故障シミ
ュレーション装置から構成されており、本来1台のプロ
セッサが有していた故障マシンのリストを分割して、各
故障シミュレーション装置に割り当てて並列に処理を行
なう。そのため、多数の故障シミュレーション装置を用
いることにより、従来の故障シミュレーション装置と比
較して高速に故障シミュレーションを実行することが可
能である。
〔発明が解決しようとする課題〕
しかしながらこの方式では以下のような問題が存在した
、 即ちこの方式では、基本的に各マシンに正回路の全ての
データを格納しなければならないため、シミュレート可
能な回路の規模が正回路のデータの大きさで制限されて
しまう。
本発明の目的は、この様な従来の欠点を除去せしめて、
回路分割による並列性と故障リスト分割による並列性と
を活用することにより、1台の正回路シミュレーション
装置では格納できない様な大規模な回路の故障シミュレ
ーションも可能であるような故障シミュレーション装置
を提供することにある。
〔課題を解決するための手段〕
本発明では故障シミュレーション装置を■複数の装置を
接続し、前記装置間でデータの授受を行うことを可能に
するネットワークと、■前記ネットワークに接続されて
おり、各々正回路の一部分の動作を模擬し、他の前記正
回路シミュレーション装置に前記ネットワークを介して
前記正回路を構成する各論理回路の出力信号値の変化を
授受することにより、正回路の動きを模擬するとともに
、その変化を前記ネットワークに転送するとともに、前
記正回路を構成する各論理回路の入出力信号値の変化を
前記ネットワークを介して前記故障回路シミュレーショ
ン装置に転送するn台の正回路シミュレーション装置と
、■前記正回路シミュレーション装置とは前記ネットワ
ークを介して接続され、前記ネットワークを介して転送
されてくる前記正回路を構成する各論理回路の前記入出
力信号値の変化のうち、予め割り当てられた部分回路に
ついてその部分回路に到達した故障回路の内割り当てら
れた単一故障を有する故障回路を模擬するn×m台の故
障回路シミュレーション装置で構成される。
〔作用〕
本発明では各正回路シミュレーション装置は模擬する正
回路の割り当てられた部分のみの情報を保持しており、
互いに通信しながら正回路シミュレーションを行なう。
また各故障回路シミュレーション装置も正回路シミュレ
ーション装置に対応した部分回路の故障シミュレーショ
ンの中で、更に割り当てられた故障回路のみのシミュレ
ーションを行なうため、正回路シミュレーション装置と
同様に模擬する正回路の割り当てられた部分のみの情報
しか保持する必要が無い。
従って本発明では、従来の方式で不可能であったような
大規模な回路に対する故障シミュレーションを実現する
ことが可能となる。
更に本発明では回路分割による並列性と故障分割による
並列性を併用することが可能なため、従来の故障シミュ
レーション装置に対して大幅な速度向上が得られる。
〔実施例〕
次に第1図から第5図を参照して本発明の実施例につい
て説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
第1図の故障シミュレーション装置1は、n台の正回路
シミュレーション装置2と、nxm台の故障回路シミュ
レーション装置3と、これらの装置間を接続するネット
ワーク4とから構成される。各正回路シミュレーション
装置には正回路シミュレーション装置番号5で番号付ら
れ、各故障回路シミュレーション装置は2次元(例えば
(i、j)で表示する)の形で表せられる故障回路シミ
ュレーション装置番号6で番号付される。
説明の簡単化のために、本実施例では故障回路シミュレ
ーション装置番号5 (x、y)のXの方をX座標、y
の方をX座標と呼ぶ。また、正回路シミュレーション装
置番号5がiで表わされる正回路シミュレーション装置
と、故障回路シミュレーション装置のX座標がiである
m個の故障回路シミュレーション装置とをまとめて、部
分回路故障シミュレーション装置7と呼ぶ。
第2図(a)および(b)は本発明での装置間における
データの割付方法を示したものである。
第2図(a>で示すように、同時故障シミュレーション
においては、正回路の各ゲート(正マシン8)に対して
シミュレーション時に、その時点で正マシンと異なった
入出力値を有する故障マシン9がリスト形式で接続され
ている。各故障マシン9は現在属する正マシン8の番号
とは関係なく、シミュレーション初期時に設定した単一
故障の位置によって、故障番号10が故障マシン符号F
のサフィックスとして割り当てられる。
本発明では第2図(b)で示すように正マシン8を部分
回路に分割して、正回路シミュレーション装置2に割り
付ける。故障マシン8に関しては、その故障マシンが接
続されている正マシンと同じ部分回路故障シミュレーシ
ョン装置7に属する故障回路シミュレーション装置3の
うち、故障番号10から一意に算出されるX座標〔例え
ばrn o d (故障番号9m)〕を有する故障回路
シミュレーション装置に配置される。
第3図は本発明における全体的な処理の流れを示したも
のである。
各正回路シミュレーション装置並びに故障回路シミュレ
ーション装置は、ともにタイムホイールに各タイムスラ
イス(シミュレーションの最小単位)に伝播すべき出力
イベント(正回路シミュレーション装置は正マシンのイ
ベントを故障シミュレーション装置は故障マシンのもの
を)を登録している。
[A]タイムホイールの更新(ステップ11)各タイム
スライスの一番最初に正回路シミュレーション装置並び
に各故障回路シミュレーション装置は、同期を取った後
にタイムホイールを1タイムスライスだけ進める。
[B]正ママシンイベント処理(ステップ12)正回路
シミュレーション装置は、タイムホイールから現タイム
スライスに発生するイベントを取り出し、本タイムスロ
ットで実行すべきゲートを決定する。この処理の時は正
回路シミュレーション装置のみが単独で作動する。
[C]正ママシン評価並びに評価結果の伝播(ステップ
13) 正回路シミュレーション装置は、評価すべきゲートを実
行キューから取り出し、評価を行う。
i)評価結果が以前の出力と異なる場合はそのイベント
を発生した各正マシンのファンアウト(回路の出力に接
続されているゲート)の表を辿って行き、各ゲートに関
して、 i、i)接続されているゲートが己に格納されている場
合は、対応するイベントホイールに登録する。
i、ii)接続されているゲートが他の正回路シミュレ
ーション装置に格納されている場合は、そのゲートを格
納している正回路シミュレーション装置に、ネットワー
クを介して、イベントの存在を伝達する。他のマシンか
ら伝達されたイベントを元に、対応するゲートをイベン
トホイールに登録する。
it)また、結果が異なるにせよ異ならざるにせよ、同
一の部分回路故障回路シミュレーション装置に属する各
故障シミュレーション装置に正マシンの番号、伝播され
てきた入力値、評価の結果得られた出力値の値、及びイ
ベントの発生の有無をネットワーク4を介して伝達する
各故障回路シミュレーション装置は受は取った正マシン
に対応する故障マシンのリストを正マシン変化キューに
登録し、更に各故障マシンの入力値の更新並びに評価す
べき故障マシンの登録を行う。
正回路シミュレーション装置の実行キューが空になった
時点で、正回路シミュレーション装置はその旨を各故障
シミュレーション装置に伝え、各故障シミュレーション
装置は次の処理に移る。
この処理においては正回路シミュレーション装置と故障
回路シミュレーション装置はパイプライン的に処理を行
い、また、各故障回路シミュレーション装置は並列に動
作している。
[D]]障マシンのイベントの伝播(ステップ第4図に
第3図における故障マシンのイベントの伝播の詳細な処
理の流れを示す。
各故障シミュレーション装置は己のタイムホイールから
取り出しなイベントに対して以下の動作を行う。
a)故障マシンが既に対応する正マシンの故障リストに
存在する場合。
a、1)その故障マシンのリストが既に正マシン変化キ
ューに登録されている。その故障マシンの入力値を更新
する。
a、2)その故障マシンのリストが正マシン変化キュー
に登録されていない場合は、その故障マシンを故障マシ
ン実行キーに登録する。
b)故障マシンがまだ登録されていない場合。
故障マシンを新たに割り当て、入出力値を正マシンの物
とする伝播された入力値に変更し、更に対応する故障リ
ストに追加する。
更に、a)と同様に故障マシンのリストが正マシン変化
キューに登録されていない場合、その故障マシンを故障
マシン実行キューに登録する。
[E]正ママシンシミュレーション実行された故障マシ
ンのシミュレーション(ステップ15)第5図に第3図
における正マシンシミュレーションが実行された故障マ
シンのシミュレーションの詳細な処理の流れを示す。
各故障回路シミュレーション装置は、正マシン変化キュ
ーの全ての故障リストに対して故障リストを辿っていき
、故障リストの全ての故障マシンに対して故障マシンの
評価を行い、もし出力が変化したら、故障イベントを生
成し、その故障マシンの対応する正マシンのファンアウ
ト表を辿って行き、出力に対応するゲートが同一部分回
路故障回路シミュレーション装置に属する場合は、己の
故障イベントホイールに登録する。また、異なる場合は
対応する正マシンの属する部分回路故障回路シミュレー
ション装置の己と同一のy座標を有する故障回路シミュ
レーション装置にイベントの変化を伝達する。(ステッ
プ20)出力値を正マシンの出力と比較して、 a)出力値が異なる場合、 故障イベントを既に故障イベントホイールに登録してい
ない場合はステップ2oと同様に故障イベントホイール
に登録する。
b)出力値が一致する場合 正マシンの入力値と故障マシンの入力値が全て一致して
いる場合はその故障マシンを故障リストから除く。他の
故障回路シミュレーション装置から伝達されてきた故障
イベントを故障イベントホイールに登録する。
[F]故障マシンのみのシミュレーション(ステップ1
6) 故障マシン実行キューから故障マシンを取り出してシミ
ュレーション、前の値と結果が異なる場合のみステップ
19のように故障イベントを生成し故障イベントホイー
ル登録する。更に出力が正マシンと一致した場合は、全
ての入出力値が一致した場合のみ、故障リストから対応
する故障マシンを取り除く。
他の故障回路シミュレーション装置から伝達されてきた
故障イベントを、故障イベントホイールに登録する。
故障マシン実行キューの全てのマシンが処理された時点
で、−タイムスライスの処理が終了する。
処理14から16にかけては各故障シミュレーション装
置は全く独立に作動している。
更に各タイムステップでの処理が繰り返し実行されて1
クロック分の処理が終了した時点で以下に述べる故障の
検出並びに故障マ°シンの削除を行う。
[G]故障番号の通知(ステップ17)各故障回路シミ
ュレーション装置は、論理回路の出力端子のゲートに伝
播された故障マシンの番号を出力端で検出したときは、
故障として正回路シミュレーション装置にネットワーク
を介して通知する。
正回路シミュレーション装置は現在の入力バタンと共に
通知された故障番号を記録する。
[H]故障マシンの削除(ステップ18)各故障シミュ
レーション装置は、正回路シミュレーション装置に通知
した故障番号を有する故障マシンを全ての故障リストか
ら削除する。
なおステップ17及び18の処理ば各故障マシンで並列
に実行することが可能である。
〔発明の効果〕
以上の様に本発明では各正回路シミュレーション装置は
模擬する正回路の割り当てられた部分のみの情報を保持
しており、互いに通信しながら正回路シミュレーション
を行なう。また、各故障回路シミュレーション装置も、
正回路シミュレーション装置に対応した部分回路の故障
シミュレーションの中で、更に割り当てられた故障回路
のみのシミュレーションを行なうため、正回路シミュレ
ーション装置と同様に、模擬する正回路の割り当てられ
た部分のみの情報しか保持する必要が無い。
従って本発明では、従来の方式では不可能であったよう
な大規模な回路に対する故障シミュレーションを実現す
ることが可能となる。
更に本発明では回路分割による並列性と故障分割による
並列性を併用することが可能なため、従来の故障シミュ
レーション装置に対して大幅な速度向上が得られるとい
う効果を有する。
た流れ図、第4図は第3図における故障マシンのイベン
トの伝播の詳細な処理の流れを示す流れ図、第5図は第
3図における正マシンのシミュレーションが実行された
故障マシンのシミュレーションの詳細な処理の流れを示
す流れ図である。
1・・・故障シミュレーション装置、2・・・正回路シ
ミュレーション装置、3・・・故障回路シミュレーショ
ン装置、4・・・ネットワーク、5・・・正回路シミュ
レーション装置番号、6・・・故障回路シミュレーショ
ン装置番号、7・・・部分回路故障回路シミュレーショ
ン装置、8・・・正マシン、9・・・故障マシン、10
・・・故障番号。

Claims (1)

  1. 【特許請求の範囲】 n個の故障を有しない回路(以下正回路という)シミュ
    レーション装置と、n×m個の故障回路シミュレーショ
    ン装置と、前記装置間でデータの授受を行うことを可能
    にするネットワークとで構成され、 前記正回路シミュレーション装置は前記ネットワークに
    接続されており、各々正回路の一部分の動作を模擬し、
    他の前記正回路シミュレーション装置に前記ネットワー
    クを介して前記正回路を構成する各論理回路の出力信号
    値の変化を授受することにより、正回路の動きを模擬す
    るとともに、その変化を前記ネットワークに転送すると
    ともに、前記正回路を構成する各論理回路の入出力信号
    値の変化を前記ネットワークを介して前記故障回路シミ
    ュレーション装置に転送し、 前記故障回路シミュレーション装置は、前記正回路シミ
    ュレーション装置とは前記ネットワークを介して接続さ
    れ、 前記ネットワークを介して転送されてくる前記正回路を
    構成する各論理回路の前記入出力信号の変化のうち、予
    め割り当てられた部分回路についてその部分回路に到達
    した故障回路の内割り当てられた単一故障を有する故障
    回路を模擬し、回路分割による並列性と故障分割による
    並列性とを活用することにより、大規模な回路の故障シ
    ミュレーションを高速に実行する事を特徴とする故障シ
    ミュレーション装置。
JP63142294A 1988-06-08 1988-06-08 故障シミュレーション装置 Pending JPH021571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142294A JPH021571A (ja) 1988-06-08 1988-06-08 故障シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142294A JPH021571A (ja) 1988-06-08 1988-06-08 故障シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH021571A true JPH021571A (ja) 1990-01-05

Family

ID=15312033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142294A Pending JPH021571A (ja) 1988-06-08 1988-06-08 故障シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH021571A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035954A (en) * 1988-09-05 1991-07-30 Kanzaki Paper Manufacturing Co., Ltd. Heat-sensitive record material and method for producing it
US5064806A (en) * 1988-06-30 1991-11-12 Mitsubishi Paper Mills Limited Thermosensitive recording materials
US6751767B1 (en) 1999-09-29 2004-06-15 Nec Electronics Corporation Test pattern compression method, apparatus, system and storage medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064806A (en) * 1988-06-30 1991-11-12 Mitsubishi Paper Mills Limited Thermosensitive recording materials
US5035954A (en) * 1988-09-05 1991-07-30 Kanzaki Paper Manufacturing Co., Ltd. Heat-sensitive record material and method for producing it
US6751767B1 (en) 1999-09-29 2004-06-15 Nec Electronics Corporation Test pattern compression method, apparatus, system and storage medium

Similar Documents

Publication Publication Date Title
Jephson et al. A three-value computer design verification system
JPH021571A (ja) 故障シミュレーション装置
JPH01195547A (ja) 故障シミュレーション装置
Carpenter et al. Analysis and protection of interprocess communications in real-time systems
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPS6248864B2 (ja)
JP2954019B2 (ja) 論理シミュレーション方式
JP2569881B2 (ja) コンカレント故障シミュレーション方式
JP2972558B2 (ja) 論理回路の故障シミュレーション方法
JPH0827743B2 (ja) 論理回路のシミュレーション方法
SU1365086A1 (ru) Устройство дл контрол блоков управлени
JP2831763B2 (ja) 組合せ回路の探索空間圧縮処理方式
JPH03288270A (ja) 論理シミュレーション装置
JPH04563A (ja) 入出力兼用ピンシミュレーション方式
JPH04290169A (ja) 順序回路の故障シミュレーション装置
JPH04118780A (ja) 故障シミュレーション方式
JPH05181700A (ja) マルチプロセスデバッガの作成方法
JPH0524546B2 (ja)
JPS6310244A (ja) 故障辞書作成方法
JPH1153424A (ja) 論理シミュレータ
JPS62114040A (ja) イベントシミユレ−タ
JPH02294844A (ja) 論理検証装置
JP2001188807A (ja) 時間故障シミュレーション方法
JPH0533424B2 (ja)
JPS61213934A (ja) シフトパス回路