JPH01195547A - 故障シミュレーション装置 - Google Patents

故障シミュレーション装置

Info

Publication number
JPH01195547A
JPH01195547A JP63020587A JP2058788A JPH01195547A JP H01195547 A JPH01195547 A JP H01195547A JP 63020587 A JP63020587 A JP 63020587A JP 2058788 A JP2058788 A JP 2058788A JP H01195547 A JPH01195547 A JP H01195547A
Authority
JP
Japan
Prior art keywords
simulation
circuit
fault
devices
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63020587A
Other languages
English (en)
Inventor
Toshiyuki Nakada
中田 登志之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63020587A priority Critical patent/JPH01195547A/ja
Publication of JPH01195547A publication Critical patent/JPH01195547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は故障シミュレーション装置に関する。
(従来の技術) 故障シミュレーションは製造された論理回路上に欠陥の
存在を検出することが可能なテストパターンを生成する
ために、論理回路を構成する全ての論理ゲートに対して
論理ゲートの特定の入出力端子に予め故障を設定し、設
定した故障のために前記論理回路の外部端子における信
号値が故障が存在しない正回路の信号値と異なる様な前
記論理回路の外部入力端子に対する入カバターンを求め
る手法である。
半導体回路の大規模集積化により、各論理チップに含ま
れるゲート数は増大する一方で有り、論理ゲートに生ず
る故障数もゲート数に比例して増大する一方である。従
って各故障に対して、シミュレーションを繰り返すこと
は不可能に成りつつある。
ウルリッヒ(Ulrich)らは故障シミュレーション
を高速化する手段として、各論理ゲートにおいて入力値
が正回路と異なるものだけをシミュレートし、その結果
が正回路と異なるものだけを故障影響として、正回路の
信号値と同様に出力に伝播させる同時シミュレーション
という手法を提案している。この手法を用いるとシミュ
レートすべき論理ゲートの数が通常の故障シミュレーシ
ョンに於けるゲート数の1110から1/100に成る
とされている。
同時故障シミュレーションを高速化する方式として特願
昭62−178410号明細書[故障シミュレータJに
記載のものがある。この方式は、1台の正回路シミュレ
ーション装置と複数台の故障シミュレーション装置から
構成されており、本来1台のプロセッサが有していた故
障マシンのリストを分割して、各故障シミュレーション
装置に割り当て並列に処理を行なう。そのため、多数の
故障シミュレーション装置を用いることにより、従来の
故障シミュレーション装置と比較して高速に故障シミュ
レーションを実行することが可能である。
(発明が解決しようとする問題点) しかしながらこの方式では以下のような問題が、まだ残
されている。
即ち故障シミュレーションの初期の段階では各故障シミ
ュレーション装置の故障マシンリストが長いため、各装
置が効率よく稼働することが可能であるが、故障シミュ
レーションが実行されて行くに連れて、検出された故障
マシンが故障リストから削除されるため、徐々に故障リ
ストの長さが短くなり、故障シミュレーションの後期の
段階では、多数の故障シミュレーション装置が1台の正
シミュレーション装置からイベントが伝播されるのを待
っており、装置の稼働率が低下してしまい故障シミュレ
ーションの速度は1台の正シミュレーション装置の速度
で抑えられてしまう。
本発明の目的は、この様な従来の欠点を除去せしめて、
故障シミュレーションの後期の段階においても初期の段
階と同様に多数の装置による並列性を活用して、故障シ
ミュレーションを高速に処理することが可能であるよう
な故障シミュレーション装置を提供することにある。
(問題点を解決するための手段) 本発明では故障シミュレーション装置を■複数の装置を
接続し、前記装置間でデータの授受を行うことを可能に
するネットワークと、■前記ネットワークに接続されて
おり、故障を有しない回路(正回路)の動作を模擬し、
前記正回路を構成する各論理回路の入出力信号値が変化
する毎にその変化を前記ネットワークに転送する一台の
正回路シミュレーション装置と、■前記正回路シミュレ
ーション装置とは前記ネットワークを介して接続され、
前記正シミュレーション装置の指示の元に a)前記ネットワークを介して転送されてくる前記正回
路を構成する各論理回路の前記入出力信号値の変化をも
とに割り当てられた単一故障を有する故障回路を模擬す
るか、 b)前記正回路の一部分の回路のシミュレーションを行
う 複数台の故障l正回路シミュレーション装置で構成する
(作用) 本発明では故障シミュレーションの初期においては、1
台の正シミュレーション装置が各故障並びに正シミュレ
ーション装置に正回路の入力値の変化を伝達する。この
時点では、多数の故障マシンが存在し、各故障l正回路
シミュレーション装置でこれらの故障マシンに対して効
率よく並列に処理を行なうことが可能である。
故障シミュレーションが進み、故障マシンの個数が減少
すると、本発明では故障並びに正シミュレーション装置
の内の一部のもののモードを変更する。モードを変更さ
れた故障並びに正シミュレーション装置は以後正回路の
一部のシミュレーションを実行する。
従って故障シミュレーションの後期では複数個の装置が
正回路のシミュレーションを部分回路並列性に基づいて
並列に実行し、その結果を複数台の故障シミュレーショ
ン装置で実行する。
従って本発明では故障シミュレーションの初期の段階で
も後期の段階でも常に複数台の装置が作動して、高速に
故障シミュレーションを実行することが可能である。
(実施例) 次に第1図から第8図を参照して本発明の実施例につい
て説明する。
第1図は本発明の一実施例を説明するブロック図である
第1図の故障シミュレーション装置1は1台の正回路シ
ミュレーション装置2と、複数台の故障l正回路シミュ
レーション装置3と、これらの装置間を接続するネット
ワーツク4から構成される。各故障/正回路シミュレー
ション装置は故障l正回路シミュレーション装置番号(
図中の○内の数字)で−意に番号付けられている。
第2図は本発明での装置間におけるデータの割付力を示
したものである。
第2図(a)で示すように同時故障シミュレーションに
おいては正回路の各ゲート(正マシン5)に対してシミ
ュレーション時に、その時点で正マシンと異なった入出
力値を有する故障マシン6がリスト形式で接続されてい
る。各故障マシン6は故障番号7で名前付されている。
一方各正マシン5は正回路番号8で名前付けされる。
本発明では第2図(b)で示すように正マシンを正回路
シミュレーション装置2に、故障マシン6を各故障l正
回路シミュレーション装置3に割り付ける。この時、故
障マシン6は故障番号7で一意に決定される式によりど
の故障l正回路シミュレーション3に割り昌てられるか
が決定される。また、各故障l正回路シミュレーション
装置は正シミュレーション装置と同様に正回路に関する
全ての接続情報、を保持している。
第3図は本発明における正回路シミュレーションを行な
う正回路シミュレーション装置、並びに故障l正回路シ
ミュレーション装置と、故障シミュレーションを行なう
故障l正回路シミュレーション装置の台数の関係を示し
たものである。
第3図(a)で示すように故障シミュレーションの初期
には全ての故障l正回路シミュレーション装置が故障シ
ミュレーションを担当し、正回路シミュレーション装置
のみが正回路のシミュレーションを行なう。一方故障シ
ミュレーションが進むと、第3図(b)示すように故障
l正回路シミュレーション装置のうち正シミュレーショ
ンを実行するものを増加させる。
以後簡単化のために正回路シミュレーション装置並びに
故障l正回路シミュレーション装置の内、正回路のシミ
ュレーションを行なうものを正シミュレーション担当装
置10、故障l歪回路シミュレーション装fのうち故障
シミュレーションを行なうものを故障シミュレーション
担当装置11と呼ぶ。
第4図は故障シミュレーションを行なっていた故障l正
回路シミュレーションがモードを変更し、正回路シミュ
レーションを行なう時の処理の流れを示す。
正回路シミュレーション装置の処理(12);検出され
た故障の数から、正シミュレーション担当装置を増加す
る必要があると判断した時点で、正回路シミュレーショ
ン装置2はその時点で故障シミュレーションを担当して
いる、故障l正回路シミュレーション装置のうち一番番
号の小さい故障l正回路シミュレーション装置3に分割
要求を、伝達する。
故障l正回路シミュレーション装置の処理(13);分
割要求を受けた故障l正回路シミュレーション装置はそ
の時点で保持している故障マシンのリストを全て、自分
の次に小さい故障l正回路シミュレーション装置に転送
し、正シミュレーションマシンに分割の終了を通知する
分割の終了を受けた正回路シミュレーション装置はその
時点での正回路シミュレーション担当装置の台数を金工
回路シミュレーション担当装置に転送する。
第5図は本発明における故障シミュレーションの処理の
流れを示したものである。
正回路シミュレーション装置並びに故障!正回路シミュ
レーション装置はともにタイムホイールに各タイムスラ
イス(シミュレーションの最小単位)に伝播すべき出力
イベント(正シミュレーション担当装置は正マシンのイ
ベント、故障シミュレーション担当装置は故障マシンの
もの)を登録している。
タイムホイールの更新(14); 各タイムスライスの一番最初に正シミュレーション担当
装置並びに故障シミュレーション担当装置は同期を取っ
た後にタイムホイールを1タイムスライスだけ進める。
正マシンのイベント処理(15); 第6図に第5図における正マシンのイベント処理におけ
る詳細な流れを示す。
正シミュレーション担当装置はタイムホイールから現タ
イムスライスに発生するイベントを取り出し、そのイベ
ントの接続表をたどり、接続先の回路が己の担当する回
路かどうかをその回路の正回路番号8と、正回路シミュ
レーション装置担当番号(正回路シミュレーション装置
の場合は0、故障l正回路シミュレーション装置の場合
は故障l正回路シミュレーション装置番号)とその時点
での正回路シミュレーション担当装置台数から判定し、
己の分担する回路ならば実行キューにその回路を登録し
、他の正シミュレーション担当装置で担当する回路なら
、該当する正回路担当装置に、イベントの発生を通知す
る。己のタイムホイールが空になると、他の正回路シミ
ュレーション担当装置から転送されてきたイベントに対
応する回路を決定し実行キューに登録する。
この処理の時は正シミュレーション担当装置のみが作動
する。
正マシンの評価並びに評価結果の伝播(16);正シミ
ュレーション担当装置は評価すべきゲートを実行キュー
から取り出し、評価を行い、評価結果が以前の出力と異
なる場合はタイムホイールに登録する。
また、結果が異なるにせよ異ならずにせよ、各故障シミ
ュレーション担当装置に正マシンの番号、伝播されてき
た入力値、評価の結果得られた出力値の値、及びイベン
トの発生の有無をネットワーク4を介して各故障シミュ
レーション担当装置に伝達する。
各故障シミュレーション担当装置は受は取った正マシン
に対応する故障マシンのリストを正マシン変化キューに
登録し、更に各故障マシンの入力値の更新並びに評価す
べき故障マシンの登録を行う。
正シミュレーション担当装置の実行キューが空になった
時点で、正シミュレーション担当装置はその旨を各故障
シミュレーション担当装置に伝え、各故障シミュレーシ
ョン担当装置は次の処理に移る。
この処理においては正シミュレーション担当装置と故障
シミュレーション担当装置はパイプライン的に処理を行
い、また、各故障シミュレーション担当装置は並列に動
作している。
故障マシンのイベントの伝播(17);第7図に第°5
図における故障マシンのイベントの伝播の詳細な処理の
流れを示す。
各故障シミュレーション担当装置は己のタイムホイール
から取り出したイベントに対して以下の動作を行う。
a)故障マシンが既に対応する正マシンの故障リストに
存在する場合。
a、1)その故障マシンのリストが既に正マシン変化キ
ューに登録されている。その故障マシンの入力値を更新
する。
a、2)その故障マシンのリストが正マシン変化キュー
に登録されていない場合その故障マシン実行キューに登
録する。
b)故障マシンにまだ登録されていない場合故障マシン
を新たに割り当て、入出力値を正マシンの物として伝播
された入力値に変更し、更に対応する故障リストに追加
する。更にa)と同様に故障マシンのリストが正マシン
変化キューに登録されていない場合その故障マシンを故
障マシン実行キューに登録する。
正マシンシミュレーションが実行された故障マシンのシ
ミュレーション(18) 第8図に第5図における正マシンシミュレーションが実
行された故障マシンのシミュレーションの詳細な処理の
流れを示す。
各故障シミュレーション担当装置は正マシン変化キュー
の全ての故障リストに対して故障リストを辿っていき、
故障リストの全ての故障マシンに対して故障マシンの評
価を行い、もし出力が変化したら、故障イベントを生成
し、故障イベントホイールに登録する。
出力値を正マシンの出力と比較して、 a)出力値が異なる場合、 故障イベントを既に故障イベントホイールに登録してい
ない場合は故障イベントホイールに登録する。
b)出力値が一致する場合 正マシンの入力値と故障マシンの人力値が全て一致して
いる場合はその故障マシンを故障リストから除く。
故障マシンのみのシミュレーション(19);故障マシ
ン実行キューから故障マシンを取り出してシミュレート
し、前の値と結果が異なる場合のみ故障イベントを生成
し故障イベントホイール登録する。更に出力が正マシン
と一致した場合は、全ての入出力値が一致した場合のみ
故障リストから対応する故障マシンを取り除く。
故障マシン実行キューの全てのマシンが処理された時点
で、−タイムスライスの処理が終了する。
処理17から19にかけては各故障シミュレーション担
当装置は全く独立に作動している。
更に各タイムステップでの処理が繰り返し実行されて1
クロック分の処理が終了した時点で以下に述べる故障の
検出並びに故障マシンの削除をイテう。
故障番号の通知(20); 各故障シミュレーション担当装置は論理回路の出力端子
のゲートに伝播された故障マシンの番号を出力端で検出
した故障として正回路シミュレーション担当装置にネッ
トワークを介して通知する。
正回路シミュレーション担当装置は現在の入力バタンと
共に通知された故障番号を記録する。
故障マシンの削除(21); 各故障シミュレーション担当装置は正回路シミュレーシ
ョン担当装置に通知した故障番号を有する故障マシンを
全ての故障リストから削除する。
処理20及び処理21は各故障マシンで並列に実行する
ことが可能である。
(発明の効果) 以上の様に本発明においては、m故障 シミュレーションの初期においては、1台の正シミュレ
ーション装置が各故障並びに正シミュレーション装置に
正回路の入力値の変化を伝達する。
この時点では、多数の故障マシンが存在し、各故障l正
目路シミュレーション装置でこれらの故障マシンに対し
て効率よく並列に処理を行なうことが可能である。
故障シミュレーションが進み、故障マシンの個数が減少
すると、本発明では故障並びに正シミュレーション装置
の内の一部のもののモードを変更する。モードを変更さ
れた故障並びに正シミュレーション装置は以後正回路の
一部のシミュレーションを実行する。
従って故障シミュレーションの後期では複数個の装置が
正回路のシミュレーションを部分回路並列性に基づいて
並列に実行し、その結果を複数台の故障シミュレーショ
ン装置で実行する。
従って本発明では故障シミュレーションの初期の段階で
も後期の段階でも常に複数台の装置が作動して、高速に
故障シミュレーションを実行することが可能である。
【図面の簡単な説明】
第1図は本発明の1実施例を説明するブロック図、第2
図は本発明での装置間におけるデータの割付方式を説明
する図、第3図は本発明における正回路シミュレーショ
ンを行なう正回路シミュレーション装置、並びに故障l
正回路シミュレーション装置と、故障シミュレーション
を行なう故障l正回路シミュレーション装置の台数の関
係を示した図、第4図は故障シミュレーショを行なって
いた故障l正回路シミュレーションがモードを変更し、
正回路シミュレーションを行なう時の処理の流れを示す
図、第5図は本発明における全体的な処理の流れを示し
た図、第6図は第5図における正マシンのイベント処理
における詳細な流れを示す図、第7図は第5図における
故障マシンのイベントの伝播の詳細な処理の流れを示す
図、第8図は第5図における正マシンのシミュレーショ
ンが実行された故障マシンのシミュレーションの詳細な
処理の流れを示す図である。 図において、1・・・故障シミュレーション装置、2・
・・正回路シミュレーション装置、3・・・故障l正回
路シミュレーション装置、4・・・ネットワーク、5・
・・正マシン、6・・・故障マシン、7・・・故障番号
、8・・・正回路番号、10・・・正シミュレーション
担当装置、11・・・故障シミュレーション担当装置。

Claims (1)

  1. 【特許請求の範囲】 正回路シミュレーション装置と、複数個の故障/正回路
    シミュレーション装置と、前記装置間でデータの授受を
    行うことを可能にするネットワークで構成され、前記正
    回路シミュレーション装置は前記ネットワークに接続さ
    れており、故障を有しない回路(正回路)の動作を模擬
    し、前記正回路を構成する各論理回路の入出力信号値が
    変化する毎にその変化を前記ネットワークに転送し、前
    記故障並びに正シミュレーション装置は、正回路シミュ
    レーション装置とは前記ネットワークを介して接続され
    、 a)前記ネットワークを介して転送されてくる前記正回
    路を構成する各論理回路の前記入出力信号値の変化をも
    とに割り当てられた単一故障を有する故障回路を模擬す
    るか、 b)前記正回路の一部分の回路の模擬を行い、前記正回
    路のシミュレーションの負荷と前記故障回路のシミュレ
    ーションの負荷に応じて、正回路のシミュレーションを
    実行する装置の台数と故障回路のシミュレーションを実
    行する装置の台数を変化させ、常に多数の装置が効率よ
    く稼働していることを特徴とする故障シミュレーション
    装置。
JP63020587A 1988-01-29 1988-01-29 故障シミュレーション装置 Pending JPH01195547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63020587A JPH01195547A (ja) 1988-01-29 1988-01-29 故障シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020587A JPH01195547A (ja) 1988-01-29 1988-01-29 故障シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH01195547A true JPH01195547A (ja) 1989-08-07

Family

ID=12031364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020587A Pending JPH01195547A (ja) 1988-01-29 1988-01-29 故障シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH01195547A (ja)

Similar Documents

Publication Publication Date Title
JPH01195547A (ja) 故障シミュレーション装置
JPH021571A (ja) 故障シミュレーション装置
US5910901A (en) Logic simulator
US20050038640A1 (en) Method and apparatus for automatically testing the design of a simulated integrated circuit
JPH07121576A (ja) 故障シミュレーション装置
JP2943161B2 (ja) 故障シミュレーション方法
JPH11265980A (ja) 集積回路の故障検証方法
JPH01156680A (ja) 論理回路の故障診断方法
EP1070297B1 (en) Method and apparatus for automatically testing the design of a simulated integrated circuit
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPH03288270A (ja) 論理シミュレーション装置
JP2972558B2 (ja) 論理回路の故障シミュレーション方法
JPS6359634A (ja) シミユレ−タ
JPH04563A (ja) 入出力兼用ピンシミュレーション方式
JP2569881B2 (ja) コンカレント故障シミュレーション方式
JPH01112342A (ja) 論理回路のシミュレーション方法
JPH04291459A (ja) 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置
JPS6310244A (ja) 故障辞書作成方法
JP2001188807A (ja) 時間故障シミュレーション方法
JPH03195982A (ja) 半導体集積回路の機能テスト方法
JPH03225470A (ja) 論理回路復元方法
JPH0773216A (ja) 論理シミュレーション方法
JPH06148292A (ja) 半導体集積回路のテスト回路付加装置
JPS61175737A (ja) 並列故障シミユレ−シヨンシステム
JPH04290169A (ja) 順序回路の故障シミュレーション装置