JPS61186868A - シミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセッサ、ゲートアレイ等の論理
回路のシミュレーションを行う装置に関する。

（従来技術とその問題点） 論理回路の開発において、設計、製造上の誤りを発見す
るため＋’＝、実際の装置を作動許せて検査するのに先
だって論理シミュレーションを行って論理の検査を行な
うことが一般的となっている。

装置の規模が大きくなるとソフトウェアによるシミュレ
ーションでは時間がかかりすぎるから、近年ハードウェ
アにより処理を高速化することが行われつつある。シミ
ュレーション処理には、１シミユレーシヨンサイクルを
装置の１クロツクに対応する第１の方式、１シミユレー
シヨンサイクルを１つの素子の遅れにとる第２の方式、
１シミユレーシヨンサイクルを１定きざみの時間におき
、それぞれの素子にその整数倍の遅延を与える第３の方
式等が考えられている。シミュレーション処理をハード
ウェア化する場合、ハードウェアの規模に対する処理性
能及び処理容量を考える必要がある。上記第１の方式は
、１シミユレーシヨンサイクルが対象論理回路の１クロ
ツクに対応することや、各素子の遅延の処理が不要とな
ること等の理由で少ないハードウェア量で実現される利
点がある。しかし従来この方式ではシミュレーション対
象の論理回路を構成する各論理素子を高々１回しかシミ
ュレーションきれないので、フィードバックがある素子
や１回のクロック内に２回以上の状態変化がある素子は
、シミュレーションができない欠点がある。

そこで、本発明の目的は、この様な従来の欠点を除去し
、ハードウェアが小規模であっても、１回のクロック内
に同一素子のシミュレーションが複数回行なえるシミュ
レータの提供にある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段は
、複数のプロセッサをホストプロセッサで指令して並列
に論理シミュレーションを行うシミュレータであって、
前記それぞれのプロセッサは、計数値がシミュレーショ
ン対象の論理素子のノードの番号を指示するノードカウ
ンタと、前記番号のノードのシミュレーション処理を行
う処理部と、前記複数のノードをレベルに関し複数に分
けてそれぞれのレベルのノードごとに前記計数値のスタ
ート番号を記憶するノードテーブルと、前記それぞれの
ノードごとに所属するレベルを記憶するレベルテーブル
と、現在一番若いレベルに属する前記ノードの状態変化
を示すレベルレジスタと、当該プロセッサに状態変化の
イベントが入力されると前記レベルレジスタのレベルと
そのイベントのノードにおける前記レベルテーブルのレ
ベルとを比較しレベルテーブルのレベルが小きいときは
前記レベルレジスタの記憶レベルを前記レベルテーブル
のレベルで更新する比較器と、前記ホストプロセッサか
らレベルもどり指令を入力すると前記レベルレジスタの
レベルで前記ノードテーブルをアクセスし前記スタート
番号を前記ノードカウンタにセットする制御回路とを有
することを特徴とする。

（実施例） 次に本発明の一実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

第１図のシミュレータは、ホストプロセッサによって指
令きれ並列に論理シミュレーションを行なう複数のプロ
セッサ中の１つであるプロセッサ１０、そのホストプロ
セッサ１１、処理部１２、イベント１、レベルテーブル
２、比較器３、レベルレジスタ４、ノードテーブル５、
ノードカウンタ６、制御回路７を含み構成される。

プロセッサ１０にイベント１が来るとイベント１に含ま
れるノード番号１０２からレベルテーブル２をアクセス
しノードが所属するレベル１０３を得る。比較器３は、
レベル１０３とすでに最小レベルに属するイベントがあ
ったことを記憶するレベルレジスタ４の出力１０４とを
比較し、もしレベル１０３が小言ければレベルレジスタ
４ヘセット番号１０８を出す。制御回路７は、ホストプ
ロセッサ１１からレベルもどり指令１０６を入力すると
レベルレジスタ４の出力１０４を用いてノードテーブル
５をアクセスしスタートノード番号１０５を得て、この
時にノードカウンタ６にセット侶号１０７を与えること
によりスタートノード番号１０５でもってノードカウン
タ６を更新する。処理部１２は、ノードカウンタ６の計
数値が現すノードの番号を聞いて順次シミュレーション
処理を続ける。

第２図は第１図実施例の動作を説明するためのブロック
図である。この例では、ノード番号′２９６”を処理中
にノード番号が“８２”の変化イベント１が来た時を示
している。イベント１はノード番号８２を含みこれをも
ってレベルテーブル２をアクセスする。例では、ノード
番号８２のレベル１０３は′４”に属することがわかる
。

一方、現在の最小レベル“１２”がレベルレジスタ４に
入っており、比較器３はレベル１０３をレベル１０４と
比較する。いまの例では、レベル１０３が小きいので、
比較器３は、レベルレジスタ４を新しいレベル″４”に
セットする。このような時に、制御回路７がホストプロ
セッサ１１からレベルもどり指令１０６を入力すると、
レベルレジスタ４の出力１０４を用いてノードテーブル
５をアクセスする。この例では最小レベルが“４”でス
タート番号は６４である。制御回路７は、ノードカウン
タ６をスタート番号６４で更新するためにセット信号１
０７を出す。この結果ノードカウンタ６は以前の′２９
６″から“６３”にもどり、処理部１２は若いレベルの
シミュレーションを再び開始する。

以上の説明で明らかな様に、本実施例のシミュレータに
よれば、シミュレーション対象の論理素子のノードをレ
ベルにわけて順番にシミュレーションを行い、シミュレ
ーションの結果の出力変化のイベントが若いレベルに属
する論理素子に及ぶときは、入力したイベントのノード
番号から所属するレベルをレベルテーブルより調べ現在
までに入力したイベントの最小レベルと比較しもし入力
したイベントのレベルの方が小さいときはレベルレジス
タを更新する。きらにホストプロセッサよりレベルもど
り指令が来た時は、最小レベルの最初のノード番号をノ
ードテーブルより得てノードカウンタにセットすること
により１回のクロック内に若いレベルのシミュレーショ
ンを再びくりかえずことができる。

（発明の効果） 本発明のシミュレータは、以上に説明した如く、１回の
クロック内に同一素子のシミュレーションが複数回実行
でき、シミュレーション対象の論理素子の状態変化がフ
ィードバックされて以前にシミュレーションを行った素
子に状態変化が及ぶときにはそのレベルまで逆もどりし
てシミュレーションを行なうことができる。そこで、こ
のシミュレータは、シミュレーション対象の回路がフィ
ードバックを含む場合でもシミュレーションが可能であ
り、少ないハード量でしかも適用範囲が広い。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はその実施例の動作を説明するためのブロック図で
ある。 １・・・イベント、２・・・レベルテーブル、３・・・
比較器、４・・・レベルレジスタ、５・・・ノードテー
ブル、６・・・ノードカウンタ、７・・・制御回路、１
ｏ・・・プロセッサ、１１・・・ホストプロセッサ、１
２・・・処理部。 第１図

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサをホストプロセッサで指令して並列に
   論理シミュレーションを行うシミュレータにおいて、前
   記それぞれのプロセッサは、計数値がシミュレーション
   対象の論理素子のノードの番号を指示するノードカウン
   タと、前記番号のノードのシミュレーション処理を行う
   処理部と、前記複数のノードをレベルに関し複数に分け
   てそれぞれのレベルのノードごとに前記計数値のスター
   ト番号を記憶するノードテーブルと、前記それぞれのノ
   ードごとに所属するレベルを記憶するレベルテーブルと
   、現在一番若いレベルに属する前記ノードの状態変化を
   示すレベルレジスタと、当該プロセッサに状態変化のイ
   ベントが入力されると前記レベルレジスタのレベルとそ
   のイベントのノードにおける前記レベルテーブルのレベ
   ルとを比較しレベルテーブルのレベルが小さいときは前
   記レベルレジスタの記憶レベルを前記レベルテーブルの
   レベルで更新する比較器と、前記ホストプロセッサから
   レベルもどり指令を入力すると前記レベルレジスタのレ
   ベルで前記ノードテーブルをアクセスし前記スタート番
   号を前記ノードカウンタにセットする制御回路とを有す
   ることを特徴とするシミュレータ。