JPS61175752A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS61175752A
JPS61175752A JP1576785A JP1576785A JPS61175752A JP S61175752 A JPS61175752 A JP S61175752A JP 1576785 A JP1576785 A JP 1576785A JP 1576785 A JP1576785 A JP 1576785A JP S61175752 A JPS61175752 A JP S61175752A
Authority
JP
Japan
Prior art keywords
input
data
output
counter
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1576785A
Other languages
English (en)
Inventor
Shinji Omori
真二 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP1576785A priority Critical patent/JPS61175752A/ja
Publication of JPS61175752A publication Critical patent/JPS61175752A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔技術分野〕 本発明は、複数の入出力装置を有するデータ処理装置に
係り、特に、中央処理装置が入出力装置を介して、デー
タの入出力動作を行う時の遅延時間を発生する手段を備
えたデータ処理装置に適用して有効な技術に関するもの
である。 〔背景技術〕 従来のこの種のデータ処理装置は、第3図に示すように
、中央処理袋!!1のアドレスバス6を介して、メモリ
2.入出力装置選択及び制御信号発生器3が接続され、
データバス7を介してメモリ2、外部装置との間でデー
タの入出力処理を行うようになっている。 また、入出力装置5a乃至5Q及びタイマ9がデータバ
ス7に接続されている。4は入出力装置5a乃至5aの
うちの一つを選択する入出力装置選択信号線、8はタイ
マ初期データをタイマ9の内部に取り込むタイミング線
、10はタイマ9を動作させるためのクロック供給線、
11はタイマ9のカウント終了信号線で、中央処理袋f
f!1に入力される。 また、第4図及び第5図は、各々入出力装置Sa乃至5
Qへのデータ入力及び出力動作を行う時の中央処理装置
lのタイミングチャートである。 第4図及び第5図において、(a)は入出力装置選択信
号、(b)は入出力データ、(c)はタイマ初期データ
をタイマ9の内部に取り込むタイミング信号、(d)は
中央処理装置1からのクロック、(8)はカウント終了
信号である。TOLvlは外部から入力データを取り込
むまでの遅延時間、T。LV2はデータ出力時の設定さ
れたタイマ初期データのカウント終了によって決る遅延
時間である。 第6図は、中央処理装置1の内部で行われる処理フロー
である。 次に、この従来のデータ処理装置の動作を説明する。 第3図において、中央処理装置1が入出力装置5a乃至
5Qのいずれか一つを介して、外部からデータを入力す
る場合、その入出力装置l!5a乃至5Qに対応する入
出力装置選択信号(a)を出力する。その後、中央処理
装置1はデータの取り込みを行う。すなわち、第4図に
示すように、その入出力装置が外部からデータを取り込
んでくるまでの遅延時間をT。LVとし、遅延時間TD
Lvを生成するために必要なタイマ9のクロックカウン
ト数をN、クロック(d)の繰り返し周波数をfcL、
とすれば1次の式(1)が成立する。 この式(1)により、予めタイマ9に設定すべきタイマ
初期データを2進データで求め、これをメモリ2に格納
されたエリアから読み出し、データバス7を介して、タ
イマ9のロードと同時にタイマ9を動作させる。中央処
理装置1からのクロック(d)をN回カウントすると、
タイマ9はカウント終了信号(e)を出力することによ
り、中央処理装置1は遅延時間ToLy(第4図ではT
I)LVlで示している)が経過したことを認識し、当
該入出力装置が正常な入出力動作をしたかを入出力装置
のステータス信号を読み込んでチェックしくあるいは、
データ取り込み時に同時に行う)。 正常入力処理終了であれば、データを読み込み、データ
入力処理を終了する。異常であれば、今までの動作を再
実行するかあるいは異常処理を行う。 一方、中央処理装置1が、入出力装置のいずれか一つを
介して、外部へデータを出力する場合、第5図に示すよ
うに、その入出力装置に対応する入出力装置選択信号(
a)の出力後、その出力データをデータバス7を介して
入出力装置に取り込ませる。その直後、直ちにデータ入
力の場合と同様にタイマ9ヘタイマ初期データを設定す
る。カウント終了信号(a)が現われた後、中央処理装
置lは、データを出力した入出力装置に対して、正常動
作終了のチェックを行い、データ出力処理終了動作、再
データ゛出力処理動作、異常処理動作のいずれかを実行
する。 以上のように、中央処理装置lの周辺装置としてタイマ
9を設けて、外部より入出力装置を介して、データの入
出力処理タイミングを得る方法の他に、前記のタイマ初
期データをメモリ2から読み出し、タイマ9へのカウン
ト終了信号(8)の出力で遅延時間を得るという実行過
程を第6図に示す処理フローを中央処理装置1の内部で
ソフトウェアのみで実行し、遅延時間を得て、タイマ9
によるデータ入出力処理と同様の処理を実現するという
方法もある。 しかしながら、従来の実施例では、タイマ9に設定する
タイマ初期データを入出力装置5a乃至5Qに必要な遅
延時間を各々ToLV0.ToLv!・・・・TDLV
Qとすれば、前記式(1)からNj= ui−2’ +
=4 T ti・2’ + Io7・2’ −・(2)
(ただし、に=0.1・・・・n、  =O11・・・
・Ω、Iiiは“0”又は1”である)が得られる。こ
の式(2)からタイマ初期データとしてのカウント回数
Njの2進データIji  を求める。あるいはTo 
L y ”j=Mj”t  ・・”・・・’(3)ただ
し、Mj:ソフトウェア・ループ実行回数、t:1回の
ソフトウェア・ループ実行 による遅延時間。 Mj : j=0.1・・・・Qである)この式(3)
からソフトウェア・ループ実行回数Mjの2進データK
ij(式(2)と同じ考えで〕を求め、メモリ2のデー
タエリア内にテーブルとして常駐させ、タイマ9にタイ
マ初期データをロードする前あるはソフトウェア・ルー
プを実行する前に、二のテーブルをサーチして、読み取
りデータバス7へ出力しなければならず、ソフトウェア
が複雑化するという問題があった。 また、タイマ9へのロード、スタート、ストップの制御
信号の発生を行う必要が生じる。さらに、入出力装置あ
るいは接続された外部装置の仕様変更、性能の向上又は
低下の発生に伴い、タイマ9が必要な遅1時間を発生さ
せるタイマ初期データあるいはループ回数のデータが常
駐しているデータエリア内のテーブル内容も変更しなけ
ればならない。また、メモリ2のデータテーブルのサー
チの代りにタイマ9のタイマ初期データあるいはソフト
ウェアループ回数のデータをプログラム上に直接設定す
る方法もあるが、前述のように遅延時間T。L’/の変
更に伴い、この場合でも、ソフトウェア開発者は、この
遅延時間に注目して、プログラムの開発と保守をしなけ
ればならないという問題があった。 〔発明の目的〕 本発明の目的は、データ処理装置において、中央処理装
置のソフトウェアのループ実行による処理負荷を軽減し
、ソフトウェアの簡素化及び入出力装置のデータ入出力
処理の遅延時間変更の発生に対してシステムの柔軟化を
はかることができる技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。 〔発明の概要〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。 すなわち、中央処理装置のデータバスに接続された複数
の入出力装置を介して、外部との間でデータの入出力を
行う中央処理装置が入出力装置のデータの入出力実行に
必要な遅延時間を発生する手段を有し、この遅延時間発
生手段の出力により入出力装置へのデータアクセスタイ
ミングを得るデータ処理装置において、入出力装置のデ
ータ入出力実行に必要な遅延時間のデータを設定する複
数のタイマ初期データ設定用スイッチと、中央処理装置
が外部へのデータ入出力動作を実行すると、入出力装置
選択信号にもとづいて前記データ設定用スイッチで設定
されたデータを読み取る手段と。 このデータ読み取り手段の出力をカウンタに取り込み、
そのカウンタの出力を中央処理装置の入出力装置へのア
クセスを実行させる手段を設けたことにより、中央処理
装置のソフトウェアのループ実行による処理負荷を軽減
し、ソフトウェアの簡素化及び入出力装置のデータ入出
力処理の遅延時間変更の発生に対してシステムの柔軟化
をはかることができるようにしたものである。
【発明の構成〕
以下1本発明の構成について、実施例とともに説明する
。 なお、全図において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。 第1図及び第2図は1本発明の一実施例のデータ処理装
置を説明するための図であり、第1@は。 その概略構成を示す回路図、第2図は1本実施例のデー
タ処理装置の動作を説明するためのタイムチャートであ
る。 第1図において、20a乃至2012はそれぞれカウン
タ初期データ設定用スイッチであり、入出力装置5a乃
至5aに対応する遅延時間を生成するカウンタ?lの初
期データ〔式(1)のクロックカウント数N】を設定す
るものである。カウンタ21は、例えば、nビットカウ
ンタからなっており、中央処理装置1からのクロック(
d)をカウントするようになっている。22a乃至22
fiはスリーステートゲート回路であり、カウンタ初期
データ設定用スイッチ20a乃至20Mで設定されたカ
ウンタ初期データを入出力装置選択信号(a)によりカ
ウンタ21の入力に接続するためのものである。23は
OR回路であり、入出力装置選択信号(a)に応じて中
央処理装置1からのメモリアクセスか、あるいは入出力
装置5a乃至5Qへのアクセスかを示すステータス信号
をラッチするステータス信号ラッチ用クロック(h)を
発生するものである。24はフリップ・フロップであり
、中央処理装置1からのステータス信号(g)をステー
タス信号ラッチ用クロック(h)によりラッチするため
のものである。このフリップ・フロップ24の出力は、
カウンタ2工のロード信号(i)と中央処理装置1への
遅延時間生成中であることを示す信号(i)となる。 前記カウンタ21は、そのカウンタ初期データ(f)を
カウンタ初期データ設定用スイッチ20a乃至20Qで
設定し、前記ロード信号(i)によりカウントを開始し
、前記設定された初期データのカウントが終了すると、
カウント終了信号(8)を発生し、この信号(e)はフ
リップ・フリップ24に入力されるようにな;ている。 第2図において、(a)は入出力装置5a乃至5Qの入
出力装置選択信号、(b)は入出力データであり、Di
は入力データ、Doは出力データである。 (d)は中央処理装置1からのクロック、(e)はカウ
ンタ21のカウント終了信号、(f)はカウンタ初期デ
ータ設定用スイッチ20a乃至20mで設定されるカウ
ンタ初期データ、(g)は中央処理装置1からのステー
タス信号、(h)はステータス信号ラッチ用クロック、
(i)はカウンタ21のロード信号及び中央処理装置1
への遅延時間生成中であることを示す信号である。 次に1本実施例のデータ処理装置の動作を説明する。 第1図及び第2Hにおいて、中央処理装置IIが入出力
装置5a乃至5Qのいずれか一つを介して外部との間で
データめ入出力を行う場合、まず。 入出力装置選択及び制御信号発生113から入出力装置
選択信号(a)が出力される。このとき、データ出力の
場合は、データがデータバス7上に出力される1選択さ
れた入出力装置が活性化すると、同時にその入出力装置
に対応する入出力装置選択信号(a)がスリーステート
ゲート回路22a乃至22Qの前記選択された入出力装
置に対応する一つをオンにして、カウンタ初期データ設
定用スイッチ20a乃至2011に設定されたカウンタ
初期データをカウンタ21へ出力する。さらに、入出力
装置選択信号(a)は、OR回路23の出力となり、中
央処理装置!からすセに出力されているステータス信号
(g)をラッチするためのステータス信号ラッチ用クロ
ック(h)となる、もし、そのステータス信号(h)が
出力されていれば、そのクロック(h)でラッチされ、
カウンタ21のロード信号(i)となり、カウンタ初期
データ設定用スイッチ20a乃至20Qに設定されてい
るカウンタ初期データをカウンタ21の内部に取り込む
、これと同時に、前記ロード信号(i)は、遅延時間生
成中であることを示すステータス信号として中央処理装
置1に入力される。この状態でクロック(d)をN回カ
ウントすると、カウント終了信号(6)が発生し、フリ
ップ・プロップ24をリセットし、カウンタ21のカウ
ントを停止するとともに、中央処理装置1は、ロード信
号(i)がなくなると、データ入力の場合にはデータの
入力処理を行い、データ出力の場合には入出力装置に対
して正常動作が行われたかどうかをチェックし、データ
の入出力の処理が終了する0次に、データの再入出力処
理又は異常処理のいずれかを行う。 以上の説明かられかるように、本実施例によれば、次の
効果を得ることができる。 (1)入出力装置5a乃至5Qのデータ入出力実行に必
要な遅延時間を設定する複数のカウンタ初期データ設定
用スイッチ20a乃至20mと、中央処理装置が外部へ
のデータ入出力動作を実行すると、入出力装置選択信号
(a)にもとづいて前記カウンタ初期データ設定用スイ
ッチ20a乃至20Qで設定されたカウンタ初期データ
を読み取る手段と、この読み取られたデータをカウンタ
21に取り込み、そのカウンタ21の出力で中央処理装
置の入出力装置へのアクセスを実行させる手段を設けた
ことにより、第3図に示す従来のデータ処理装置のタイ
マ9の内部にタイマ初期データを取り込むタイミング信
号(C)を省略することができる。 (2)前記(1)により、ソフトウェアのループ実行に
よる処理負荷が軽減でき、処理時間の短縮がかはれる。 (3)前記(1)により、データ入出力処理の時間管理
の変更が容易にできる。 (4)前記(1)、(2)、(3)により、システムの
柔軟化がはかれる。 以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものでなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。 〔効果〕 以上説明したように1本発明によれば、入出力装置のデ
ータ入出力実行に必要な遅延時間を設定する複数のカウ
ンタ初期データ設定用スイッチと。 中央処理装置が外部へのデータ入出力動作を実行すると
、入出力装置選択信号にもとづいて前記カウンタ初期デ
ータ設定用スイッチで設定されたカウンタ初期データを
読み取る手段と、この読み取られたデータをカウンタに
取り込み、そのカウンタの出力で中央処理装置の入出力
装置へのアクセスを実行させる手段を設けたことにより
、第3図に示す従来のデータ処理装置のタイマへのデー
タ及び制御信号を省略することができ、かつ、ソフトウ
ェアのループ実行による処理負荷が軽減でき。 処理時間の短縮がはかれる。 さらに、データ入出力処理の遅延時間の変更が容易にで
き、システムの柔軟化がはかれる。
【図面の簡単な説明】
第1図及び第2図は1本発明の一実施例のデータ処理装
置を説明するための図であり、第1図は、その概略構成
を示す回路図。 第2図は、本実施例の゛データ処理装置の動作を説明す
るためのタイムチャート。 第311乃至第6図は、従来のデータ処理装置の問題点
を説明するための図である。 図中、20a乃至i0ト・・カウンタ初期データ設定用
スイッチ、21・・・カウンタ、22a乃至22Q・・
・スリーステートゲート回路、23・・・OR回路、2
4・・・フリップ・フロップである。

Claims (1)

    【特許請求の範囲】
  1. (1)中央処理装置のデータバスに接続された複数の入
    出力装置を介して、外部との間でデータの入出力を行う
    中央処理装置が入出力装置のデータの入出力実行に必要
    な遅延時間を発生する手段を有し、該遅延時間発生手段
    の出力により入出力装置へのデータアクセスタイミング
    を得るデータ処理装置において、入出力装置のデータ入
    出力実行に必要な遅延時間のデータを設定する複数のカ
    ウンタ初期データ設定用スイッチと、中央処理装置が外
    部へのデータ入出力動作を実行すると、入出力装置選択
    信号にもとづいて前記データ設定用スイッチで設定され
    たデータを読み取る手段と、このデータ読み取り手段の
    出力をカウンタに取り込み、そのカウンタの出力で中央
    処理装置の入出力装置へのアクセスを実行させる手段を
    設けたことを特徴とするデータ処理装置。
JP1576785A 1985-01-30 1985-01-30 デ−タ処理装置 Pending JPS61175752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1576785A JPS61175752A (ja) 1985-01-30 1985-01-30 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1576785A JPS61175752A (ja) 1985-01-30 1985-01-30 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS61175752A true JPS61175752A (ja) 1986-08-07

Family

ID=11897946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1576785A Pending JPS61175752A (ja) 1985-01-30 1985-01-30 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS61175752A (ja)

Similar Documents

Publication Publication Date Title
JP2595314B2 (ja) 誤書き込み防止機能を備えたicカ―ド
US4916696A (en) Logic operation device
JPS61175752A (ja) デ−タ処理装置
JPH0721103A (ja) データ転送装置
JPH01142848A (ja) アドレストラップ回路
JP2614931B2 (ja) 割込制御回路
JPS601644B2 (ja) タイミングパルス発生回路
SU985791A1 (ru) Микропрограммный процессор с контролем
JPS6086625A (ja) デ−タ処理装置
JPH1049489A (ja) 信号発生装置
JPS607542A (ja) エラ−処理回路
JPS63282865A (ja) 入出力回路
JPS6111493B2 (ja)
JPH05173779A (ja) デジタル演算集積回路
JPS63142437A (ja) Cmos大規模集積回路装置のクロツク制御回路
JPH0363776B2 (ja)
JPS61109154A (ja) 固定デ−タ・レジスタのエラ−検出方式
JPH0748192B2 (ja) 記憶装置
JPH0158528B2 (ja)
JPS59188753A (ja) パリテイ生成方法
JPS6246017B2 (ja)
JPS58199500A (ja) メモリ装置のメモリ制御回路
JPH0535501A (ja) 割込み信号制御回路
JPS6049333B2 (ja) クロツク制御方式
JPH02110733A (ja) 情報処理装置