JPH0439683B2 - - Google Patents
Info
- Publication number
- JPH0439683B2 JPH0439683B2 JP59058495A JP5849584A JPH0439683B2 JP H0439683 B2 JPH0439683 B2 JP H0439683B2 JP 59058495 A JP59058495 A JP 59058495A JP 5849584 A JP5849584 A JP 5849584A JP H0439683 B2 JPH0439683 B2 JP H0439683B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- data
- processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
〔発明の属する術分野〕
本発明はシーケンスコントーラに関し、特に、
制御対象機器からの信号の立上りおよび立下りを
とらえて、ユーザプログラムが一巡する間（１ス
キヤン）に亘り立上り微分信号および立下り微分
信号を発生する命令（以下、微分命令という）を
処理する手段を具えたシーケンスコントローラに
関する。
制御対象機器からの信号の立上りおよび立下りを
とらえて、ユーザプログラムが一巡する間（１ス
キヤン）に亘り立上り微分信号および立下り微分
信号を発生する命令（以下、微分命令という）を
処理する手段を具えたシーケンスコントローラに
関する。
一般に、この種シーケンスコントローラにおい
ては、微分命令の対象となる制御対象機器からの
信号（以下、微分対象信号という）の状態を書込
むメモリ（以下、微分処理用メモリという）が具
えられている。而して、第１図に示すように、各
スキヤンタイムＴ毎に、前回のスキヤン時におい
てサンプリングされ、微分処理用メモリに書込ま
れた微分対象信号SDの状態と、その回の微分対
象信号SDの状態とを比較することにより、立上
り微分信号SLおよび立下り微分信号STを１スキ
ヤンタイムＴに亘り発生するようにしている。
ては、微分命令の対象となる制御対象機器からの
信号（以下、微分対象信号という）の状態を書込
むメモリ（以下、微分処理用メモリという）が具
えられている。而して、第１図に示すように、各
スキヤンタイムＴ毎に、前回のスキヤン時におい
てサンプリングされ、微分処理用メモリに書込ま
れた微分対象信号SDの状態と、その回の微分対
象信号SDの状態とを比較することにより、立上
り微分信号SLおよび立下り微分信号STを１スキ
ヤンタイムＴに亘り発生するようにしている。
ここで、スキヤンタイムとは、中央処理装置
（CPU）がプログラムメモリに格納されているユ
ーザプログラムについて、その先端番地から最終
番地まで、シーケンス命令の読取り、その命令の
内容に応じた入力部からの信号の読取り、演算処
理、出力部への書込み、データメモリへの書込
み、微分処理用メモリの読取り／書込み等を行う
一連の処理に要する時間を言う。
（CPU）がプログラムメモリに格納されているユ
ーザプログラムについて、その先端番地から最終
番地まで、シーケンス命令の読取り、その命令の
内容に応じた入力部からの信号の読取り、演算処
理、出力部への書込み、データメモリへの書込
み、微分処理用メモリの読取り／書込み等を行う
一連の処理に要する時間を言う。
第２図は従来のこの種シーケンスコントローラ
を示す。ここで、１は各部を制御し、プログラム
メモリ２に格納されたユーザプログラムを実行す
るCPU、３は微分処理用メモリ、４および５は、
それぞれ、制御対象機器との入力部および出力
部、６はデータを格納するデータメモリである。
各部の間のデータの転送は、各部１〜６を接続す
るバス７を介して行われ、また、メモリ３，６あ
るいは出力部５に対するデータの書込みは、
CPU１から供給される書込みクロツク信号
WRCKに同期して行われる。
を示す。ここで、１は各部を制御し、プログラム
メモリ２に格納されたユーザプログラムを実行す
るCPU、３は微分処理用メモリ、４および５は、
それぞれ、制御対象機器との入力部および出力
部、６はデータを格納するデータメモリである。
各部の間のデータの転送は、各部１〜６を接続す
るバス７を介して行われ、また、メモリ３，６あ
るいは出力部５に対するデータの書込みは、
CPU１から供給される書込みクロツク信号
WRCKに同期して行われる。
第３図は従来のシーケンスコントローラによる
プログラム処理手順を示す。まず、ステツプＳ１
においては、データメモリ６の初期化等を行つた
後、ステツプＳ２にて入力部４および出力部５と
のデータ転送（入出力転送）を行い、ステツプＳ
３にて得られたデータにつき、ユーザプログラム
に基いて演算処理を施す等のスキヤンを実行す
る。そのスキヤン終了後にはステツプＳ２に復帰
し、再び入出力転送を行い、以下これを繰返す。
なお、図中ステツプＳ２およびＳ３を含む期間が
上述のスキヤンタイムＴである。
プログラム処理手順を示す。まず、ステツプＳ１
においては、データメモリ６の初期化等を行つた
後、ステツプＳ２にて入力部４および出力部５と
のデータ転送（入出力転送）を行い、ステツプＳ
３にて得られたデータにつき、ユーザプログラム
に基いて演算処理を施す等のスキヤンを実行す
る。そのスキヤン終了後にはステツプＳ２に復帰
し、再び入出力転送を行い、以下これを繰返す。
なお、図中ステツプＳ２およびＳ３を含む期間が
上述のスキヤンタイムＴである。
かかる従来のシーケンスコントローラにおいて
は、次に述べる欠点があつた。
は、次に述べる欠点があつた。
すなわち、微分処理用メモリは、その性質上、
毎回のスキヤン実行によりその内容が更新される
ので、微分命令を正しく実行するためには、前回
のスキヤンにおける微分命令実行時に微分対象信
号のサンプリングが正確になされる必要がある。
しかしながら、電源投入直後の起動時等において
は、微分処理用メモリの内容は不定であり、従つ
て起動後の最初の１スキヤンにおいては、立上り
微分および立下り微分を行う際に誤動作が生じる
ことがある。例えば、起動時からオン状態にある
微分対象信号について立上り微分信号が発生した
り、起動時からオフ状態にある微分対象信号につ
いて立下り微分信号が発生することがある。
毎回のスキヤン実行によりその内容が更新される
ので、微分命令を正しく実行するためには、前回
のスキヤンにおける微分命令実行時に微分対象信
号のサンプリングが正確になされる必要がある。
しかしながら、電源投入直後の起動時等において
は、微分処理用メモリの内容は不定であり、従つ
て起動後の最初の１スキヤンにおいては、立上り
微分および立下り微分を行う際に誤動作が生じる
ことがある。例えば、起動時からオン状態にある
微分対象信号について立上り微分信号が発生した
り、起動時からオフ状態にある微分対象信号につ
いて立下り微分信号が発生することがある。
このように、従来のシーケンスコントローラに
おいては、装置起動直後の１スキヤンについて誤
つた微分命令処理がなされ、２回目以降のスキヤ
ンについてもユーザ・プログラムの不正動作を継
続させうるという欠点があつた。
おいては、装置起動直後の１スキヤンについて誤
つた微分命令処理がなされ、２回目以降のスキヤ
ンについてもユーザ・プログラムの不正動作を継
続させうるという欠点があつた。
本発明は、かかる従来の欠点が、起動直後の１
スキヤンについては微分処理用メモリの初期化が
なされていないことに起因していることに着目
し、起動直後の１スキヤンについてはデータメモ
リ、出力部へのデータ転送を行わないようにし、
かつ微分処理用メモリについては微分対象信号の
書込みを行わせることによつて、最小の無駄時間
を要するのみでそれ以降は正しく微分命令を実行
できるようにしたシーケンスコントーラを提供す
ることを目的とする。
スキヤンについては微分処理用メモリの初期化が
なされていないことに起因していることに着目
し、起動直後の１スキヤンについてはデータメモ
リ、出力部へのデータ転送を行わないようにし、
かつ微分処理用メモリについては微分対象信号の
書込みを行わせることによつて、最小の無駄時間
を要するのみでそれ以降は正しく微分命令を実行
できるようにしたシーケンスコントーラを提供す
ることを目的とする。
かかる目的を達成するために、本発明は、プロ
グラム可能なシーケンスコントローラにおいて、
制御対象機器における微分対象信号の状態を、プ
ログラムが一巡する毎に格納する格納手段と、プ
ログラムが一巡する毎に、格納手段に格納された
微分対象信号の状態から微分対象信号の立上りお
よび立下りを検出し、検出に応じてプログラムが
一巡する間立上り微分信号および立下り微分信号
を発生する手段を有し、立上り微分信号および立
下り微分信号ならびに制御対象機器の状態からプ
ログラムに基づきシーケンス制御のための操作デ
ータを含むデータを発生する処理を行う処理手段
と、処理の過程で得られたデータを格納するデー
タ格納手段と、制御対象機器に接続され、制御対
象機器に出力すべき操作データを格納する出力手
段と、電源が投入された起動直後において前記プ
ログラムが一巡する期間は前記データ格納手段お
よび前記出力手段に対するデータの格納を禁止す
るとともにに、当該期間においても前記微分対象
信号の状態を格納する格納手段への書込みを実行
させる制御手段とを具えたことを特徴とするもの
である。
グラム可能なシーケンスコントローラにおいて、
制御対象機器における微分対象信号の状態を、プ
ログラムが一巡する毎に格納する格納手段と、プ
ログラムが一巡する毎に、格納手段に格納された
微分対象信号の状態から微分対象信号の立上りお
よび立下りを検出し、検出に応じてプログラムが
一巡する間立上り微分信号および立下り微分信号
を発生する手段を有し、立上り微分信号および立
下り微分信号ならびに制御対象機器の状態からプ
ログラムに基づきシーケンス制御のための操作デ
ータを含むデータを発生する処理を行う処理手段
と、処理の過程で得られたデータを格納するデー
タ格納手段と、制御対象機器に接続され、制御対
象機器に出力すべき操作データを格納する出力手
段と、電源が投入された起動直後において前記プ
ログラムが一巡する期間は前記データ格納手段お
よび前記出力手段に対するデータの格納を禁止す
るとともにに、当該期間においても前記微分対象
信号の状態を格納する格納手段への書込みを実行
させる制御手段とを具えたことを特徴とするもの
である。
以下に図面を参照して本発明を詳細に説明す
る。
る。
第４図は本発明シーケンスコントローラの構成
の一例を示す。ここで、従来と同様に構成できる
ものについては、対応個所に同一符号を付し、そ
の説明は省略する。本実施例においては、CPU
１１が発生するセツトする信号Ｓおよびリセツト
信号Ｒに応じてセツト／リセツトされるフリツプ
フロツプ１７、およびこのフリツプフロツプ１７
がセツトされているときに出力部５およびデータ
メモリ６への書込みクロツク信号WRCKの入力
を禁止する手段としてのアンドゲート８を設け
る。
の一例を示す。ここで、従来と同様に構成できる
ものについては、対応個所に同一符号を付し、そ
の説明は省略する。本実施例においては、CPU
１１が発生するセツトする信号Ｓおよびリセツト
信号Ｒに応じてセツト／リセツトされるフリツプ
フロツプ１７、およびこのフリツプフロツプ１７
がセツトされているときに出力部５およびデータ
メモリ６への書込みクロツク信号WRCKの入力
を禁止する手段としてのアンドゲート８を設け
る。
CPU１１が発生する書込みクロツク信号
WRCKを微分処理用メモリ３、フリツプフロツ
プ１７のクロツク入力端子およびゲート８の一方
の入力端子に導く。ゲート８の他方の入力端子に
はフリツプフロツプ１７の反転出力を導き、そ
の出力信号ｄを出力部５およびデータメモリ６に
供給する。これにより、フリツプフロツプ１７が
セツトされているときには、書込みクロツク信号
WRCKはアンドゲート８により消勢され、従つ
て出力部５およびデータメモリ６には書込みクロ
ツク信号WRCKが供給されない。一方、フリツ
プフロツプ１７がセツトされているときには、出
力部５およびデータメモリ６には、信号ｄが書込
みクロツク信号として供給されることになる。
WRCKを微分処理用メモリ３、フリツプフロツ
プ１７のクロツク入力端子およびゲート８の一方
の入力端子に導く。ゲート８の他方の入力端子に
はフリツプフロツプ１７の反転出力を導き、そ
の出力信号ｄを出力部５およびデータメモリ６に
供給する。これにより、フリツプフロツプ１７が
セツトされているときには、書込みクロツク信号
WRCKはアンドゲート８により消勢され、従つ
て出力部５およびデータメモリ６には書込みクロ
ツク信号WRCKが供給されない。一方、フリツ
プフロツプ１７がセツトされているときには、出
力部５およびデータメモリ６には、信号ｄが書込
みクロツク信号として供給されることになる。
また、第４図において、９は第６図につき後述
する制御手段を格納したシステムプグラムメモリ
である。
する制御手段を格納したシステムプグラムメモリ
である。
第５図は本発明シーケンスコントローラの他の
構成例を示す。本実施例においては、フリツプフ
ロツプ１７の反転出力信号をCPU２１に導き、
CPU２１はこの信号の状態を判別して、フリ
ツプフロツプ１７がセツト状態にあるときに出力
部５およびデータメモリ６への書込みを行わない
ようにする。なお、図中１０は第６図において述
べるような制御手順を格納したシステムプログラ
ムメモリである。
構成例を示す。本実施例においては、フリツプフ
ロツプ１７の反転出力信号をCPU２１に導き、
CPU２１はこの信号の状態を判別して、フリ
ツプフロツプ１７がセツト状態にあるときに出力
部５およびデータメモリ６への書込みを行わない
ようにする。なお、図中１０は第６図において述
べるような制御手順を格納したシステムプログラ
ムメモリである。
第６図は本発明シーケンスコントローラの制御
手順の一例を示す。まず、ステツプＳ１１にてデ
ータメモリ６等の初期化を行つた後、ステツプＳ
１２にて入力部４および出力部５との間で入出力
転送を行い、ステツプＳ１３に進む。
手順の一例を示す。まず、ステツプＳ１１にてデ
ータメモリ６等の初期化を行つた後、ステツプＳ
１２にて入力部４および出力部５との間で入出力
転送を行い、ステツプＳ１３に進む。
ステツプＳ１３においては、CPUはセツト信
号Ｓを付勢してフリツプフロツプ１７をセツト
し、次いで、ステツプＳ１４にて、スキヤンを行
う。ここで、第４図示の実施例にあつては、この
スキヤン中において、書込みクロツク信号
WRCKはアンドゲート８により消勢され、出力
部５およびデータメモリ６へは書込みクロツク信
号WRCKは伝達されない。従つて、スキヤン終
了後においてそれらの内容には何等変更が加えら
れず、微分処理用メモリ３のみが最初の入力部４
の信号状態と初期化されたデータメモリ６の信号
状態とによつて初期化されることになる。
号Ｓを付勢してフリツプフロツプ１７をセツト
し、次いで、ステツプＳ１４にて、スキヤンを行
う。ここで、第４図示の実施例にあつては、この
スキヤン中において、書込みクロツク信号
WRCKはアンドゲート８により消勢され、出力
部５およびデータメモリ６へは書込みクロツク信
号WRCKは伝達されない。従つて、スキヤン終
了後においてそれらの内容には何等変更が加えら
れず、微分処理用メモリ３のみが最初の入力部４
の信号状態と初期化されたデータメモリ６の信号
状態とによつて初期化されることになる。
また、第５図示の実施例においては、スキヤン
中にCPU２１がフリツプフロツプ１７の状態、
すなわち信号の状態を判別し、セツト状態であ
れば出力部５およびデータメモリ６への書込みを
行わないようにすることができる。従つて、第４
図示の実施例と同様に、スキヤン終了後において
それらの内容は変化せず、微分処理用メモリ６の
みが初期化されることになる。
中にCPU２１がフリツプフロツプ１７の状態、
すなわち信号の状態を判別し、セツト状態であ
れば出力部５およびデータメモリ６への書込みを
行わないようにすることができる。従つて、第４
図示の実施例と同様に、スキヤン終了後において
それらの内容は変化せず、微分処理用メモリ６の
みが初期化されることになる。
スキヤン終了後にはステツプＳ１５に進み、セ
ツト信号Ｓを消勢、リセツト信号Ｒを付勢してフ
リツプフロツプ１７をリセツトする。これによ
り、以降のスキヤンにおいては、出力部５および
データメモリ６への書込みが可能となる。而して
ステツプＳ１６にて入出力転送を行い、ステツプ
Ｓ１７にてスキヤンを実行し、以後、ステツプＳ
１６およびＳ１７からら成る処理手順を繰返す。
ツト信号Ｓを消勢、リセツト信号Ｒを付勢してフ
リツプフロツプ１７をリセツトする。これによ
り、以降のスキヤンにおいては、出力部５および
データメモリ６への書込みが可能となる。而して
ステツプＳ１６にて入出力転送を行い、ステツプ
Ｓ１７にてスキヤンを実行し、以後、ステツプＳ
１６およびＳ１７からら成る処理手順を繰返す。
以上説明したように、本発明によれば、起動直
後の１スキヤンについてはデータメモリ、出力部
へのデータ転送を禁止すると共に、微分処理用メ
モリについては微分対象信号の状態の書込みを実
行させるようにしたので、２回目のスキヤン以降
において微分命令処理が正しく実行されることに
なる。すなわち、本来のシーケンス制御動作に至
るまでに要する時間を最小限にし、かつその動作
において微分命令を正しく処処理できるため誤動
作も生じないシーケンスコントーラを実現でき
る。
後の１スキヤンについてはデータメモリ、出力部
へのデータ転送を禁止すると共に、微分処理用メ
モリについては微分対象信号の状態の書込みを実
行させるようにしたので、２回目のスキヤン以降
において微分命令処理が正しく実行されることに
なる。すなわち、本来のシーケンス制御動作に至
るまでに要する時間を最小限にし、かつその動作
において微分命令を正しく処処理できるため誤動
作も生じないシーケンスコントーラを実現でき
る。
第１図は微分命令の処理を説明するためのタイ
ミングチヤート、第２図は従来のシーケンスコン
トーラの構成例を示すブロツク図、第３図はその
処理手順を示すフローチヤート、第４図は本発明
シーケンスコントローラの構成の一例を示すブロ
ツク図、第５図は本発明シーケンスコントローラ
の他の構成例を示すブロツク図、第６図は本発明
による処理手順の一例を示すフローチヤートであ
る。 １，１１，２１……CPU、２……プログラム
メモリ、３……微分処理用メモリ、４……入力
部、５……出力部、６……データメモリ、７……
バス、８……アンドゲート、９，１０……システ
ムプログラムメモリ、１７……フリツプフロツ
プ。
ミングチヤート、第２図は従来のシーケンスコン
トーラの構成例を示すブロツク図、第３図はその
処理手順を示すフローチヤート、第４図は本発明
シーケンスコントローラの構成の一例を示すブロ
ツク図、第５図は本発明シーケンスコントローラ
の他の構成例を示すブロツク図、第６図は本発明
による処理手順の一例を示すフローチヤートであ
る。 １，１１，２１……CPU、２……プログラム
メモリ、３……微分処理用メモリ、４……入力
部、５……出力部、６……データメモリ、７……
バス、８……アンドゲート、９，１０……システ
ムプログラムメモリ、１７……フリツプフロツ
プ。
Claims (1)
- 【特許請求の範囲】 １ プログラム可能なシーケンスコントローラに
おいて、 制御対象機器における微分対象信号の状態を、 前記プログラムが一巡する毎に格納する格納手
段と、 前記プログラムが一巡する毎に、前記格納手段
に格納された微分対象信号の状態から前記微分対
象信号の立ち上がりおよび立ち下がりを検出し、
当該検出に応じて前記プログラムが一巡する間立
ち上がり微分信号および立ち下がり微分信号を発
生する手段を有し、当該立ち上がり微分信号およ
び立ち下がり微分信号ならびに制御対象機器の状
態から前記プログラムに基づきシーケンス制御の
ための操作データを含むデータを発生する処理を
行う処理手段と、 当該処理手段の過程で得られたデータを格納す
るデータ格納手段と、 前記制御対象機器に接続され、前記制御対象機
器に出力すべき前記操作データを格納する出力手
段と、 電源が投入された起動直後において前記プログ
ラムが一巡する期間は前記データ格納手段および
前記出力手段に対するデータの格納を禁止すると
ともに、当該期間においても前記微分対象信号の
状態を格納する格納手段への書込みを実行させる
制御手段とを具えたことを特徴とするシーケンス
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849584A JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849584A JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204004A JPS60204004A (ja) | 1985-10-15 |
| JPH0439683B2 true JPH0439683B2 (ja) | 1992-06-30 |
Family
ID=13085999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5849584A Granted JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204004A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3082282B2 (ja) * | 1990-05-21 | 2000-08-28 | 株式会社デンソー | 車載用通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154603A (en) * | 1979-05-23 | 1980-12-02 | Mitsubishi Electric Corp | Control unit for instrument |
| JPS5930102A (ja) * | 1982-08-11 | 1984-02-17 | Hitachi Ltd | 電子制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129198U (ja) * | 1974-08-27 | 1976-03-02 | ||
| JPS57131703U (ja) * | 1981-02-12 | 1982-08-17 |
-
1984
- 1984-03-28 JP JP5849584A patent/JPS60204004A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154603A (en) * | 1979-05-23 | 1980-12-02 | Mitsubishi Electric Corp | Control unit for instrument |
| JPS5930102A (ja) * | 1982-08-11 | 1984-02-17 | Hitachi Ltd | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60204004A (ja) | 1985-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0439683B2 (ja) | ||
| JPS6410854B2 (ja) | ||
| JPS61290543A (ja) | エラ−発生装置 | |
| JP2523662B2 (ja) | メモリアクセス回路 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JP2504974B2 (ja) | シ−ケンサの高速演算処理方式 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH0540637A (ja) | 基本入出力システムのロード方式 | |
| JPH1078812A (ja) | データ転送方法及びデータ転送制御装置 | |
| JP2000353359A (ja) | 記憶装置の初期化方法 | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPH02183330A (ja) | データ処理装置 | |
| JPH058646U (ja) | メモリ装置 | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPS63254538A (ja) | プログラムデバツク装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH047739A (ja) | 命令実行時間制御方式 | |
| JPH03191479A (ja) | イメージ処理装置 | |
| JPH04242413A (ja) | マイクロコンピュータ | |
| JPH01166234A (ja) | メモリ初期化回路 | |
| JPH0644298B2 (ja) | デ−タフロ−型計算機のプログラム書換装置 |