JPS63254538A - プログラムデバツク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算機のプログラムをデパックするた
めの装置に係り、特にデパック情報の出力を制御するプ
ログラムデバック装置に関するものである。

〔従来の技術〕

第３図は、例えば特開昭５７−６９４６号公報に示され
た従来のデパック装置てあり、図において、１１はデパ
ック情報記憶部で、デパック情報を記憶する。１２は入
力制御部で、図示しないプロセッサからの入力命令によ
りデパック情報記憶部１１のデパック情報をプロセッサ
へ転送する。

１３は出力制御部で、プロセッサからの出力命令により
デパック情報をデパック情報記憶部１１に転送する。１
４は初期化制御部で、デパック情報記憶部１１を初期化
する。

次に動作について説明する。

まず、初期化制御部１４はプロセッサからの初期化信号
に従いデパック情報記憶部１１を初期化する。出力制御
部１３はプロセッサ上のプログラムに組み込まれたトレ
ース出力命令信号によりデパック情報としてプロセッサ
から出力されたチェックポイント位置とトレース内容を
デパック情報記憶部１１へ集積する。入力制御部１２は
デパック情報記憶部１１に集積されたデパック情報をプ
ロセッサからの入力命令信号に従いプロセッサへ転送す
る。

プログラムのデパックを行う場合は、まずデパックされ
るプログラムのチェックポイントにトレース出力命令を
押し入れる。次いで、初期化命令を実行し、デパック情
報記憶部１１を初期化する。次いで、デパックされるプ
ログラムを実行することにより、デパック情報記憶部ｌ
ｌにデパック情報がチェックポイントを通過する毎に集
積される。プログラム実行終了後、デパック情報記憶部
１１の内容を命令により読み出すことによりデパック情
報を得ることができる。

〔発明か解決しようとする問題点〕

従来のプログラムデバック装置は以上のように構成され
ているのて、プログラムデバック過程においてチェック
ポイントにおけるデパック情報とあらかじめ得られてい
る正解のトレース情報とを目視により比較しデパックを
行っていたため、デパック作業効率と信頼性か著しく低
下してしまう。

また、得られたデパック情報が正解のトレース情報と一
致した場合に、デパック情報を出力しないように制御す
るために、ブロクラムのチェックポイントに挿入したト
レース命令を削除する作業を行わなければならず、プロ
グラムのチェックポイントに挿入したトレース命令の数
か膨大になる場合にはデパック効率か著しく低下してし
まう等の幾多の問題点かあった。

この発明は、上記のような問題点を解消するためになさ
れたもので、デパック対象のブロクラムのチェックポイ
ントに挿入されたトレース出力命令により抽出されたデ
パック情報とトレース情報との一致状態に応じてデパッ
ク情報の出力を制御できるプログラムデバック装置を得
ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るプログラムデバック装置は、プログラム
の任意のチェックポイントに挿入されたトレース出力命
令に基づいて出力されるトレース情報を記憶するトレー
ス情報記憶手段と、前記トレース情報に対応する正解デ
ータをあらかじめ記憶する正解データ記憶手段を有し、
記憶された前記トレース情報と前記正解データとを比較
して前記トレース情報のプロセッサへの転送を制御する
転送制御手段を備えたものである。

〔作用〕

この発明におけるプログラムデバック装置は、正解デー
タ記憶手段にプログラムの任意のチェックポイントに挿
入されたトレース出力命令に基づいて出力されるトレー
ス情報に対応する正解データかあらかじめ記憶され、一
方トレース情報記憶手段にプログラムの任意のチェック
ポイントに挿入されたトレース出力命令に基づいて出力
される前記トレース情報が記憶され、転送制御手段がト
レース情報記憶手段に記憶された前記トレース情報と正
解データ記憶手段に記憶された正解データとを比較して
前記トレース情報のプロセッサへの転送を制御する。

（実施例〕 以下、この発明の一実施例を図について説明する。

第１図において、ｌは正解データ設定部で、プログラム
のチェックポイントに挿入されたトレース出力指令に基
づいて出力されるトレース情報に対応する正解データを
正解データ記憶部３に記憶させる。２はトレース情報記
憶部で、出力制御部１３から得られるトレース出力信号
またはチェックポイント番号等のトレース情報を記憶す
る。４はこの発明の転送制御手段となるデパック情報出
力判定部で、トレース情報記憶部２に記憶されたトレー
ス情報と正解データ記憶部３に記憶された正解データと
を比較し、前記トレース情報記憶部２に記憶された前記
トレース情報のデパック情報記憶部１１への書き込みを
制御する。デパック情輸出力判定部４は、例えばトレー
ス情報記憶部２に記憶されたトレース情報と正解データ
記憶部３に記憶された正解データとを比較して両者が一
致する場合は、前記トレース情報記憶部２に記憶された
トレース情報のデパック情報記憶部１１への転送を停止
する。他方トレース情報記憶部２に記憶されたトレース
情報と正解データ記憶部３に記憶された正解データとを
比較して両者が不一致の場合は、前記トレース情報のデ
パック情報記憶部１１への転送を実行し、入出力制御部
１２から出力される入力命令に基づいて集積されたデパ
ック情報をプロセッサへ転送する。

次に第２図を参照しながらこの発明によるデパック情報
転送制御動作について説明する。

第２図はこの発明によるデパック情報転送制御動作手順
を説明するフローチャートてあり、５Ｔ（１）〜（１４
）は各ステップを示す。

デパックの対象となるプログラムのトレース情報を得た
いチェックポイントにトレース出力命令を挿入する（ス
テップ５Ｔ（１）　）。次いで、正解データ設定部１に
よりプログラムのチェックポイントにおける正解データ
をチェックポイント毎に設定しくステップ５Ｔ（２）　
）　、正解データ記憶部３に記憶させる（ステップ５Ｔ
（３）　）。次いて、マイクロプロセッサが初期化命令
を実行すると（ステップ５Ｔ（４）　）　、初期化制御
部１４かマイクロプロセッサより初期化信号を授受しく
ステップ５Ｔ（５））、トレース情報記憶部２とデパッ
ク情報記ｔα部１１を初期化する（ステップ５Ｔ（６）
　）。次いで、デパックの対象となるプログラムを実行
する（ステップ５Ｔ（７）　）。このプログラム実行に
より設定されたチェックポイントを通過する毎に、挿入
された（組み込まれた）トレース出力命令信号を授受し
、出力制御部１３を介してトレース情報をトレース情報
記憶部２に書き込む（ステップ５Ｔ（８））。次いで、
デパック情報出力判定部４て前記トレース情報と前記正
解データとか一致するかどうかを比較２判定しくステッ
プ５Ｔ（９）　）　、　Ｎ　Ｏ（両者か不一致の場合）
ならばトレース情報記憶部２に記憶されたトレース情報
をデパック情報としてデパック情報記憶部１１に書き込
み（ステップ５Ｔ（１０））　、ステップ５Ｔ（１）に
戻る。

一方、ステップ５Ｔ（９）の判定でＹＥＳの場合は、ト
レース情報記憶部２から読み出したデパック情報のデパ
ック情報記憶部１１への書き込みを抑制しくステップ５
Ｔ（１１））　、次の命令処理を実行する。

次いで、プログラム実効終了を待機しくステップ５Ｔ（
１２））　、プログラム実行終了後、入力制御部１２が
デパック情報記憶部１１に集積されたデパック情報（ト
レース情報と正解データとが不一致の場合）をプロセッ
サから入力される入力命令により読み出しくステップ５
Ｔ（１３））　、プロセッサに転送しくステップ５Ｔ（
１４））　、制御を終了する。

これにより、プロセッサはデパックが必要な箇所のデパ
ック情報のみを得ることができる。

〔発明の効果〕

以上のように、この発明によればプログラムの任意のチ
ェックポイントに挿入されたトレース出力命令に基づい
て出力されるトレース情報を記憶するトレース情報記憶
手段と、前記トレース情報に対応する正解データをあら
かじめ記憶する正解データ記憶手段を有し、このトレー
ス情報記憶手段に記憶されたトレース情報と正解データ
記憶手段に記憶された正解データとを比較して前記トレ
ース情報のプロセッサへの転送を制御する転送制御手段
とを設けたのて、デパックの対象となるプロクラムの任
意のチェックポイントにトレース出力命令を書き込み挿
入するだけで、従来のようなオペレータによるデパック
情報の確認動作を行わずに、精度よくデパック処理を自
動実行てきる。

また、プログラム実行に伴うトレース情報が正解データ
と一致する場合は、書き込んだトレース出力命令を削除
しなくてもデパック情報の出力が抑制され、不必要なデ
パック情報出力が抑制され、必要なデパック情報のみを
効率よくプロセッサに転送てきる等の優れた効果を奏す
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すプログラムデバック
装置の構成を説明するブロック図、第２図はこの発明に
よるデハック情報転送制御動作手順を説明するフローチ
ャート、第３図は従来のプログラムデバック装置の構成
を説明するブロック図である。 図において、■は正解データ設定部、２はトレース情報
記憶部、３は正解データ記憶部、４はデパック情報出力
判定部（転送制御手段）、１１はデパック情報記憶部、
１２は入力制御部、１３は出力制御部、１４は初期化制
御部である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. プロセッサを起動させるプログラムの任意のチェックポ
   イントに挿入されたトレース出力命令に基づいてプログ
   ラムをデバッキングするプログラムデバック装置におい
   て、前記プログラムの任意のチェックポイントに挿入さ
   れたトレース出力命令に基づいて出力されるトレース情
   報に対応する正解データをあらかじめ記憶する正解デー
   タ記憶手段と、前記プログラムの任意のチェックポイン
   トに挿入されたトレース出力命令に基づいて出力される
   前記トレース情報を記憶するトレース情報記憶手段と、
   このトレース情報記憶手段に記憶された前記トレース情
   報と前記正解データ記憶手段に記憶された正解データと
   を比較し、前記トレース情報の前記プロセッサへの転送
   を制御する転送制御手段とを備えたことを特徴とするプ
   ログラムデバック装置。