JPH03201032A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、レジスタ退避命令およびレジスタ回復命令
を含む各種命令を実行する演算処理装置に関する。

（従来の技術） 一般に第４図に示すような構成の計算機システムにおい
てプログラムを実行する場合、サブルーチン内で自由に
レジスタを使えるように、演算処理装置（プロセッシン
グユニット、以下ＰＵと称する）４０内に置かれている
レジスタセット、例えば汎用レジスタファイル（以下Ｇ
Ｒと称する）４１の内容をサブルーチンコール時に主メ
モリ（以下、ＭＥＭと称する）５０上のスタックに積む
（レジスタ退避）。またサブルーチンから、それを呼出
したルーチン（親ルーチン）に戻る際には、スタックに
積まれたデータをＧＲ４１に戻しくレジスタ回復）、親
ルーチンの処理を実行する。

さて近年は、ソフトウェア工学的にプログラミングの構
造化が行われるようになっている。この手法を適用した
場合には、処理の明確化のために、わずかな処理であっ
てもサブルーチン化することが多い。このため、サブル
ーチンコールとリターンに要するオーバーヘッドが、プ
ログラム全体の性能に大きな影響を及ぼすようになって
きている。なお、サブルーチンのコールとリターンにお
けるオーバーヘッドの主なものは、先に述べたＧＲ（４
１）の内容のスタックへのブツシュとスタックからのポ
ツプに要する時間である。

ここで、第４図の計算機システムのＰＵ４０によるレジ
スタ退避とレジスタ回復の具体的な処理動作について説
明する。まずＭＥＭ５０に格納されているレジスタ退避
命令（ＳＡＶＥ命令）がシステムバス６０を介してＰＵ
４０内の命令実行制御回路４２にフェッチされると、同
命令のデコードが行われ、ＧＲ４１内のどのレジスタの
内容を退避するかが決定され、対応する制御信号が出力
される。この制御信号により、退避される最初のレジス
タ（の内容）がＧＲ４１から取出され、データ転送回路
４３に送られる。このサイクルで、最後のレジスタまで
の退避を完了する。データ転送回路４３は、ＧＲ４１か
ら順に取出されて送られるレジスタのデータをシステム
バス６０を介してＭＥＭ５０上のスタックに積む。

次に命令実行制御回路４２にレジスタ回復命令（ＬＯＡ
Ｄ命令）がフェッチされると、同命令のデコードが行わ
れ、ＧＲ４１内のどのレジスタを回復するかが決定され
、対応する制御信号が出力される。この制御信号により
、回復される最初のレジスタのデータがＭＥＭ５０上の
スタックから取出され、システムバス６０を介してデー
タ転送回路４３に転送される。データ転送回路４３に転
送されたデータはＧＲ４１に取込まれ、レジスタ回復命
令で指定されたレジスタに書込まれる。このサイクルで
、指定された最後のレジスタまでの回復が行われる。

（発明が解決しようとする課題） 上記したように従来の演算処理装置（ＰＵ　：プロセッ
シングユニット）では、サブルーチンコールに伴うレジ
スタ退避処理を、レジスタセット（ＧＲ）から１つのレ
ジスタを読出してメモリに書込む動作をレジスタ単位で
繰返して、レジスタ毎にシリアルな転送を行うことで実
現していた。

また、サブルーチンからのリターンに伴うレジスタ回復
処理を、メモリから１つのレジスタの退避データを読出
してレジスタセットに書き込む動作をレジスタ単位で繰
返して、レジスタ毎にシリアルな転送を行うことで実現
していた。このため、レジスタ退避命令とレジスタ回復
命令の実行がプログラム全体の処理速度の高速化のネッ
クとなっており、レジスタ退避処理およびレジスタ回復
処理の高速化が望まれている。

この発明は上記事情に鑑みてなされたものでその目的は
、レジスタ退避処理の高速化が図れる演算処理装置を提
供することにある。

この発明の他の目的は、レジスタ回復処理の高速化も図
れる演算処理装置を提供することにある。

［発明の構成コ （課題を解決するための手段） この発明は、レジスタ退避命令の実行時に各種レジスタ
の内容を一時退避するのに供される一時レジスタ手段（
テンポラリレジスタファイル）と、レジスタ退避命令で
指定される各種レジスタの内容を上記一時レジスタ手段
に一時退避させるレジスタ退避命令実行手段と、このレ
ジスタ退避命令実行手段の動作後に、上記一時レジスタ
手段に一時退避されている各種レジスタの内容を上記メ
モリに転送して同メモリ内に退避するデータ転送手段と
を設けたことを特徴とするものである。

また、この発明は、上記一時レジスタ手段をレジスタ回
復命令の実行の準備のためにも用いるようにすると共に
、レジスタ回復命令で指定される各種レジスタの内容を
上記一時レジスタ手段から取出して元のレジスタに戻す
レジスタ回復命令実行手段を設け、更に上記データ転送
手段に、上記レジスタ回復命令実行手段の動作後に、上
記メモリに退避されている各種レジスタの内容を上記一
時レジスタ手段に戻して前の一時レジスタ手段の状態を
回復し、次のレジスタ回復命令の実行に備える機能を設
けたことを特徴とするものである。

（作　用） 上記の構成によれば、レジスタ退避命令で指定されるレ
ジスタのデータは直接にメモリに転送されるのではなく
、まず一時レジスタ手段に高速に一時退避される。この
状態では、レジスタ退避命令で示されるレジスタのデー
タがメモリに退避されるのを待たずに次の命令処理を行
って対応するレジスタの内容を破壊してしまったとして
も、メモリに退避すべき正しいレジスタデータは一時レ
ジスタ手段に保存されているので何ら問題はない。即ち
、上記の構成によれば、レジスタ退避命令で指定される
レジスタのデータを一時レジスタ手段に高速に一時退避
する動作の完了をもってレジスタ退避命令の実行が完了
したものとして扱うこと、したがってレジスタ退避命令
実行の高速化が可能となり、レジスタ退避命令で示され
るレジスタのデータがメモリに退避されるのを待たずに
次の命令処理に入ることができるようになる。

また、上記の構成によれば、レジスタ退避命令の実行後
の最初のレジスタ回復命令の実行時には、そのレジスタ
回復の対象となるレジスタデータが一時レジスタ手段に
保存されていることから、レジスタ回復命令で指定され
るレジスタのデータを一時レジスタ手段から取出して元
のレジスタに戻すだけで、レジスタ回復命令を実行する
ことができる。この際、今回の回復対象レジスタデータ
に対応するレジスタ退避命令に先行する別のレジスタ退
避命令が実行されているならば、その命令に対応してメ
モリに退避されているレジスタデータが一時レジスタ手
段に取出される。このメモリから一時レジスタ手段への
転送動作は、レジスタ回復命令の処理（プログラム処理
）とは独立に行われても何ら不都合はなく、この転送動
作の完了を待たずに次の命令処理に入ることが可能であ
る。

そして、この転送動作により、次にレジスタ回復命令を
実行する際には、同命令で指定されるレジスタのデータ
を（メモリからではなく）一時レジスタ手段から高速に
取出すことができるので、このデータを元のレジスタに
戻すことによりレジスタ回復命令を高速に実行すること
ができる。

（実施例） 第１図はこの発明の演算処理装置を備えた計算機システ
ムの一実施例を示すブロック構成図であり、第４図と同
一部分には同一符号を付してある。第１図において、１
０はシステムの中枢を成すＰＵ（プロセッシングユニッ
ト、演算処理装置）、５０は各種プログラム、データ等
が記憶されるＭＥＭ　（主メモリ）、６０はＰＵＩＯお
よびＭＥＭ５０等を結合するだめのシステムバスである
。

ＰＵＩＯは、レジスタセットとしてのＧＲ（汎用レジス
タファイル）　１１、ＭＥＭ５０から命令をフェッチし
てデコードし、その命令の実行を制御する命令実行制御
回路１２およびレジスタ退避命令時のＧＲｌ、１内レジ
スタの一時的な退避、およびレジスタ回復命令の準備に
供されるテンポラリレジスタファイル（以下、ＣＲと称
する）（３を有している。

ＰＵＩＯは更に、ＧＲＩＩとＭＥＭ５０との間のレジス
タデータの転送を行うデータ転送回路目、ＣＲ１３並び
に後述するＣＷＦフラグ２１とＭＥＭ５０との間のレジ
スタデータ並びにフラグデータの転送を行うデータ転送
回路１５、および命令実行制御回路工２からのレジスタ
退避処理用の制御信号およびレジスタ回復処理用の制御
信号を受けて、レジスタ退避およびレジスタ回復のため
の制御を行うレジスタ退避・回復制御回路（以下、ＳＬ
制御回路と称する）を有している。ＳＬ制御回路１６に
は、ＷＦフラグ２０、ＣＷＦフラグ２１、ＧＲ→ＣＲ未
完フラグ２２、ＣＲ−ＭＥＭ未完フラグ２３、ＷＦ−Ｃ
ＷＦ未完フラグ２４、ＣＷＦ→ＭＥＭ未完フラグ２５、
ＣＲ−ＧＲ未完フラグ２６、ＭＥＭ→ＣＲ未完フラグ２
７、ＣＷＦ−ＷＦ未完フラグ２８およびＭＥＭ→ＣＷＦ
未完フラグ２９の１０種のフラグが設けられている。こ
のフラグ２０〜２９は以下に述べる目的で用いられる。

■ＷＦフラグ２０ ＧＲＩＩに書込みを行ったことをＧＲＩＩ内のレジスタ
毎に示す（ＧＲＩＩのレジスタ数分のフラグビットで構
成される）フラグ ■ＣＷＦフラグ２ル レジスタ退避命令時のＷＦフラグ２０の一時的な退避、
およびレジスタ回復命令の準備を行うために用いられる
（ＧＲＩＩのレジスタ数分のフラグビットで構成される
）フラグ ■ＧＲ４ＣＲ未完フラグ２２ レジスタ退避命令時にセットまたはリセットサレ、ＧＲ
ＩＩからＣＲ１３へのレジスタデータの転送が終了して
いないことをレジスタ毎に示すフラグ ■ＣＲ−＋ＭＥＭ未完フラグ２３ ＣＲ１３からＭＥＭ５０へのレジスタデータの転送が終
了していないことをレジスタ毎に示すフラグ ■ＷＦ→ＣＷＦ未完フラグ２４ ＷＦフラグ２０からＣＷＦフラグ２１へのフラグデータ
の転送が終了していないことをフラグビット毎に示すフ
ラグ ■ＣＷＦ−＋ＭＥＭ未完フラグ２５ ＣＷＦフラグ２１からＭＥＭ５０へのフラグデータの転
送が終了していないことをフラグビット毎に示す示すフ
ラグ ■ＣＲ→ＧＲ未完フラグ２６ レジスタ退避命令時にセットまたはリセットされ、ＣＲ
１３からＧＲＩＬへのレジスタデータの転送が終了して
いないことをレジスタ毎に示すフラグ ■ＭＥＭ→ＣＲ未完フラグ２７ ＭＥＭ５０からＣＲ１，３へのレジスタデータの転送が
終了していないことをレジスタ毎に示すフラグ ■ＣＷＦ−ＷＦ未完フラグ２８ ＣＷＦフラグ２１からＷＦフラグ２０へのフラグデータ
の転送が終了していないことをフラグビット毎に示すフ
ラグ ［相］ＭＥＭ→ＣＷＦ未完フラグ２９ ＭＥＭ５０からＣＷＦフラグ２１へのフラグデータの転
送が終了していないことをフラグビット毎に示すフラグ 次に、第１図の構成の動作を説明する。

まずＭＥＭ５０からＰＵＩＯ内の命令実行制御回路Ｉ２
に例えばレジスタ退避命令（ＳＡＶＥ命令）がフェッチ
されると、同命令がデコードされ、ＧＲＩＩ内のどのレ
ジスタを退避するかを示す制御信号が生成される。この
制御信号は命令実行制御回路１２からＳＬ制御回路１８
に伝達される。この結果、ＰＵＩＯにおいては、ＳＬ制
御回路ｔ６の制御のもとて以下に述べるように（Ａ１）
プログラムの動作と、（Ａ２）プログラムの動作とは独
立した動作とが行われる。

（Ａ１）プログラムの動作 （レジスタ退避命令時） 第４図に示す従来システムでは、ＧＲ（４１）からＭＥ
Ｍ５０へのデータ転送（レジスタデータの退避）の間は
、プログラム（プログラム処理）は待たなくてはならな
い。これに対して第１図に示す本実施例システムでは、
以下のような論理により、待ち時間は、基本的にはＧＲ
ＩＩからＣＲ１３へのパラレルな転送時間だけで済むよ
うにしている。

また、このパラレルな転送時間に対してＣＲ１３からＭ
ＥＭ５０への転送時間が長いためにＣＲ１３からＭＥＭ
５０への転送が終了していなくても、ＧＲ−ＣＲ未完フ
ラグ２２がリセット状態にあるならば、このＧＲ４ＣＲ
未完フラグ２２をセットするだけで、転送終了を待たず
にプログラム動作が行える（すなわち次の命令処理が行
える）ようにしている。

さて、レジスタ退避命令時においては、ＳＬ制御回路（
６は■ＭＥＭ−＋ＣＲ未完フラグ２７およびＣＲ−４Ｇ
Ｒ未完フラグ２６がリセットの場合、■ＭＥＭ−ＣＷＦ
未完フラグ２９およびＣＷＦ−ＷＦ未完フラグ２８がリ
セットの場合、■ＭＥＭ−ＣＲ未完フラグ２７がリセッ
トでＣＲ→ＧＲ未完フラグ２６がセットの場合、■ＭＥ
Ｍ→ＣＷＦ未完フラグ２９がリセットでＣＷＦ→ＷＦ未
完フラグ２８がセットの場合、■ＭＥＭ→ＣＲ未完フラ
グ２７がセットでＣＲ→ＧＲ未完フラグ２６がリセット
の場合、モして■ＭＥＭ−＋ＣＷＦ未完フラグ２９がセ
ットでＣＷＦ→ＷＦ未完フラグ２８がリセットの場合の
いずれかにより、次の動作を行う。

■ＭＥＭ　＋ＣＲ未完フラグ２７がリセット＆ＣＲ−Ｇ
Ｒ未完フラグ２６がリセットこの場合、ＧＲ−ＣＲ未完
フラグ２２およびＣＲ−ＭＥＭ未完フラグ２３がリセッ
ト状態にあれば、ＳＬ制御回路１６はＧＲＩＩのレジス
タデータをＣＲＩ３に転送し、ＣＲ→ＭＥＭ未完フラグ
２３をセットする。

一方、ＧＲ−＋ＣＲ未完フラグ２２がセット状態にあれ
ば、ＳＬ制御回路１６はＧＲＩＩからＣＲ１３へのレジ
スタデータ転送を待つ。

またＣＲ→ＭＥＭ未完フラグ２３がセット状態にあって
も、ＧＲ→ＣＲ未完フラグ２２がリセット状態にあるな
らば、ＳＬ制御回路１６はＧＲ−ＣＲ未完フラグ２２を
セットする。

■ＭＥＭ→ＣＷＦ未完フラグ２９がリセット＆ＣＷＦ−
ＷＦ未完フラグ２８がリセットこの場合、ＷＦ−ＣＷＦ
未完フラグ２４およびＣＷＦ−ＭＥＭ未完フラグ２５が
リセット状態にあれば、ＳＬ制御回路１６はＷＦフラグ
２０の内容をＣＷＦフラグ２１に転送し、ＣＷＦ→ＭＥ
Ｍ未完フラグ２５をセットすると共にＷＦフラグ２０を
全てリセットする。

一方、ＷＦ−ＣＷＦ未完フラグ２４がセット状態にあれ
ば、ＳＬ制御回路１６はＷＦフラグ２０からＣＷＦフラ
グ２１へのフラグデータ転送を待つ。

またＷＦ−ＣＷＦ未完フラグ２４がリセット状態にあり
、ＣＷＦ−＋ＭＥＭ未完フラグ２５がセット状態にあれ
ば、ＳＬ制御回路１６はＷＦ−ＣＷＦ未完フラグ２４を
セットする。

■ＭＥＭ−４ＣＲ未完フラグ２７がリセット＆ＣＲ→Ｇ
Ｒ未完フラグ２６がセット この場合、ＧＲ→ＣＲ未完フラグ２２およびＣＲ−ＭＥ
Ｍ未完フラグ２３がリセット状態にあるときにＣＲ−Ｇ
Ｒ未完フラグ２６がリセットしたならば、ＳＬ制御回路
１６はレジスタ回復命令の動作を中止し、ＣＲ−ＭＥＭ
未完フラグ２３をセットする。

■ＭＥＭ　４ＣＷＦ未完フラグ２９がリセット＆ＣＷＦ
→ＷＦ未完フラグ２８がセットこの場合、ＷＦ→ＣＷＦ
未完フラグ２４およびＣＷＦ−ＭＥＭ未完フラグ２５が
リセット状態にあるときにＣＷＦ−＋ＷＦ未完フラグ２
８がリセットしたならば、ＳＬ制御回路１Ｂはレジスタ
回復命令の動作を中止し、ＣＷＦ→ＭＥＭ未完フラグ２
５をセットすると共にＷＦフラグ２０をリセットする。

■ＭＥＭ−ＣＲ未完フラグ２７がセット＆ＣＲ→ＧＲ未
完フラグ２６がリセットこの場合、ＧＲ→ＣＲ未完フラ
グ２２およびＣＲ−＋ＭＥＭ未完フラグ２３がリセット
状態にあれば、ＳＬ制御回路Ｉ６はレジスタ回復命令の
動作を中止し、ＧＲＩＩの内容をＣＲ１３に転送してＣ
Ｒ→ＭＥＭ未完フラグ２３をセットする。

■ＭＥＭ−ＣＷＦ未完フラグ２９がセット＆ＣＷＦ−４
ＷＦ未完フラグ２８がリセットこの場合、ＷＦ−ＣＷＦ
未完フラグ２４およびＣＷＦ−ＭＥＭ未完フラグ２５が
リセット状態にあれば、ＳＬ制御回路１６はレジスタ回
復命令の動作を中止すると共にＷＦフラグ２０の内容を
ＣＷＦフラグ２１に転送し、ＣＷＦ→ＭＥＭ未完フラグ
２５をセットすると共にＷＦフラグ２０をリセットする
。

（Ａ２）プログラムとは独立した動作 （レジスタ退避命令時） さて、レジスタ退避命令時におけるプログラムとは独立
した動作は、■ＣＲ−４ＭＥＭ未完フラグ２３がセット
の場合、■ＣＲ→ＭＥＭ未完フラグ２３がリセットで、
ＧＲ−ＣＲ未完フラグ２２がセットの場合、■ＣＲ−Ｍ
ＥＭ未完フラグ２３およびＧＲ→ＣＲ未完フラグ２２が
リセットの場合、■ＣＷＦ−ＭＥＭ未完フラグがセット
の場合、■ＣＷＦ−ＭＥＭ未完フラグ２５がリセットで
ＷＦ→ＣＷＦ未完フラグ２４がセットの場合、そして■
ＷＦ→ＣＷＦ未完フラグ２４およびＣＷＦ→ＭＥＭ未完
フラグ２５がリセットの場合のいずれかにより、ＳＬ制
御回路１６によって次のように行われる。

■ＣＲ→ＭＥＭ未完フラグ２３がセットこの場合、ＳＬ
制御回路１Ｂはデータ転送回路１５にＣＲ１３の内容を
送って、このデータ転送回路１５によりＭ、ＥＭ５０（
上のスタック）への書込みを行わせ、終了したらＣＲ→
ＭＥＭ未完フラグ２３をリセットする。

■ＣＲ−＋ＭＥＭ未完フラグ２３がリセット＆ＧＲ−Ｃ
Ｒ未完フラグ２２がセット この場合、ＳＬ制御回路１６はＧＲＩＩの内容をＣＲＬ
３へ転送し、ＧＲ→ＣＲ未完フラグ２２をリセットする
。

■ＣＲ−＋ＭＥＭ未完フラグ２３がリセット＆ＧＲ→Ｃ
Ｒ未完フラグ２２がリセットこの場合、ＳＬ制御回路１
６は何もしない。

■ＣＷＦ−ＭＥＭ未完フラグがセット この場合、ＳＬ制御回路１６はデータ転送回路ｉ５にＣ
ＷＦフラグ２１の内容を送って、このデータ転送回路１
５によりＭＥＭ５０（上のスタック）への書込みを行わ
せ、終了したらＣＷＦ−ＭＥＭ未完フラグ２５をリセッ
トする。

■ＣＷＦ−ＭＥＭ未完フラグ２５がリセット＆ＷＦ−＋
ＣＷＦ未完フラグ２４がセットこの場合、ＳＬ制御回路
１６はＷＦフラグ２０の内容をＣＷＦフラグ２１へ転送
し、終了したらＷＦ→ＣＷＦ未完フラグ２４をリセット
する。

■ＷＦ−ＣＷＦ未完フラグ２４がリセット＆ＣＷＦ−Ｍ
ＥＭ未完フラグ２５がリセットこの場合、ＳＬ制御回路
１６は何もしない。

次に、第１図の構成におけるレジスタ回復命令（ＬＯＡ
Ｄ命令）時の動作を、（Ｂ１）プログラムの動作と、（
Ｂ２）プログラムの動作とは独立した動作とに分けて説
明する。

（Ｂ１）プログラムの動作 （レジスタ回復命令時） 第４図に示す従来システムでは、ＭＥＭ５０かうＧＲ（
４１）へのデータ転送（レジスタデータの回復）の間は
、プログラムは待たなくてはならない。これに対して第
１図に示す本実施例システムでは、以下のような論理に
より、待ち時間は、基本的にはＣＲ１３からＧＲＩＩへ
のパラレルな転送時間だけで済むようにしている。また
、このパラレルな転送時間に対してＭＥＭ５０からＣＲ
１３への転送時間が長いために、ＭＥＭ５０からＣＲ１
３への転送が終了しなくても、ＣＲ→ＧＲ未完フラグ２
６がリセット状態にあるならば、ＧＲ−ＣＲ未完フラグ
２２をセットするだけで、転送終了を待たずにプログラ
ム動作が行えるようにしている。

さて、レジスタ退避命令時のプログラム動作は、■ＧＲ
→ＣＲ未完フラグ２２およびＣＲ→ＭＥＭ未完フラグ２
３がリセットの場合、■ＷＦ→ＣＷＦ未完フラグ２４お
よびＣＷＦ−ＭＥＭ未完フラグ２５がリセットの場合、
■ＧＲ→ＣＲ未完フラグ２２がセットでＣＲ−＋ＭＥＭ
未完フラグ２３がリセットの場合、■ＷＦ→ＣＷＦ未完
フラグ２４がセットでＣＷＦ−＋ＭＥＭ未完フラグ２５
がリセットの場合、■ＧＲ−ＣＲ未完フラグ２２がリセ
ットでＣＲ→ＭＥＭ未完フラグ２３がセットの場合、そ
して■ＷＦ→ＣＷＦ未完フラグ２４がリセットでＣＷＦ
→ＭＥＭ未完フラグ２５がセットの場合のいずれかによ
り、次の通りとなる。

■ＧＲ−ＣＲ未完フラグ２２がリセット＆ＣＲ−ＭＥＭ
未完フラグ２３がリセットこの場合、ＭＥＭ−ＣＲ未完
フラグ２７およびＣＲ−ＧＲ未完フラグ２６がリセット
状態にあれば、ＳＬ制御回路１６はＣＲ−ＧＲ未完フラ
グ２６をセットし、ＷＦフラグ２０内のセットしている
フラグビットに対応するレジスタデータだけをＣＲ１３
からＧＲＩＩに転送し、終了したらＣＲ−ＧＲ未完フラ
グ２６をリセットする。

一方、ＣＲ→ＧＲ未完フラグ２６がセット状態にあれば
、ＳＬ制御回路１６はＣＲ１３からＧＲＩＩへのレジス
タデータ転送を待つ。

またＭＥＭ→ＣＲ未完フラグ２７がセット状態にあり、
ＣＲ−ＧＲ未完フラグ２６がリセット状態にあるならば
、ＳＬ制御回路１６はＣＲ−ＧＲ未完フラグ２６をセッ
トする。

■ＷＦ−ＣＷＦ未完フラグ２４ ＆ＣＷＦ−４ＭＥＭ未完フラグ２５がリセットこの場合
、ＣＷＦ→ＷＦ未完フラグ２８およびＭＥＭ−＋ＣＷＦ
未完フラグ２９がリセット状態にあれば、ＳＬ制御回路
１６はＣＷＦフラグ２１の内容をＷＦフラグ２０および
ＭＥＭ→ＣＷＦ未完フラグ２９に転送する。

一方、ＣＷ　Ｆ　−Ｗ　Ｆ未完フラグ２８がセット状態
にあれば、ＳＬ制御回路（６はＣＷＦフラグ２１からＷ
Ｆフラグ２０へのフラグデータ転送を待つ。

またＣＷＦ−ＷＦ未完フラグ２８がリセット状態にあり
、ＭＥＭ−＋ＣＷＦ未完フラグ２９がセット状態にあれ
ば、ＳＬ制御回路１６はＣＷＦ−ＷＦ未完フラグ２８を
セットする。

■ＧＲ→ＣＲ未完フラグ２２がセット ＆ＣＲ−＋ＭＥＭ未完フラグ２３リセットこの場合、Ｍ
ＥＭ→ＣＲ未完フラグ２７およびＣＲ−＋ＧＲ未完フラ
グ２６がリセット状態にあるならば、ＳＬ制御回路１６
はＣＲ−ＧＲ未完フラグ２６をセットし、ＷＦフラグ２
０内のセットしているフラグビットに対応するレジスタ
データだけをＣＲ１３からＧＲＩＩに転送し、終了した
らＣＲ−ＧＲ未完フラグ２６をリセットする。

■ＷＦ→ＣＷＦ未完フラグ２４がセット＆ＣＷＦ−＋Ｍ
ＥＭ未完フラグ２５がリセットこの場合、ＭＥＭ−ＣＷ
Ｆ未完フラグ２９およびＣＷＦ−ＷＦ未完フラグ２８が
リセット状態にあるならば、ＳＬ制御回路１６はＣＷＦ
フラグ２１の内容をＷＦフラグ２０およびＭＥＭ−＋Ｃ
ＷＦ未完フラグ２９に転送する。

■ＧＲ→ＣＲ未完フラグ２２がリセット＆ＣＲ−４ＭＥ
Ｍ未完フラグ２３がセットこの場合、ＭＥＭ→ＣＲ未完
フラグ２７およびＣＲ→ＧＲ未完フラグ２Ｂがリセット
状態にあれば、ＳＬ制御回路１６はＣＲ→ＭＥＭ未完フ
ラグ２３をリセットしてレジスタ退避命令の動作をキャ
ンセルする。次にＳＬ制御回路１６は、ＣＲ−＋ＧＲ未
完フラグ２６をセットし、ＷＦフラグ２０内のセットし
ているフラグビットに対応するレジスタデータだけをＣ
Ｒ１３からＧＲＩＩに転送し、終了したらＣＲ→ＧＲ未
完フラグ２６をリセットする。

■ＷＦ−ＣＷＦ未完フラグ２４がリセット＆ＣＷＦ→Ｍ
ＥＭ未完フラグ２５がセットこの場合、ＭＥＭ−＋ＣＷ
Ｆ未完フラグ２９およびＣＷＦ−ＷＦ未完フラグ２８か
りセット状態にあるならば、ＳＬ制御回路１６はＣＷＦ
フラグ２ｔの内容をＷＦフラグ２０およびＭＥＭ→ＣＷ
Ｆ未完フラグ２９に転送する。

（Ｂ２）プログラムとは独立した動作 （レジスタ回復命令時） まずＳＬ制御回路１６は、ＭＥＭ−ＣＲ未完フラグ２７
およびＣＲ−ＧＲ未完フラグ２６がセットしている場合
に、データ転送回路１５によりＭＥＭ５０からＣＲ１３
への転送が終了したことを検出すると、ＭＥＭ−＋ＣＲ
未完フラク２７をリセットし、ＣＲ１３からＧＲＩＩへ
の転送を行う。この転送が終了すると、ＳＬ制御回路１
６はＣＲ→ＧＲ未完フラグ２６をリセットする。

次にレジスタ退避命令でＣＲ→ＧＲ未完フラグ２６がリ
セット状態にあることを検出した場合には、ＳＬ制御回
路１６はＣＷＦフラグ２１をＭＥＭ−ＣＲ未完フラグ２
７に転送し、ＣＷＦ→ＷＦ未完フラグ２８およびＭＥＭ
　４ＣＷＦ未完フラグ２９をセットする。

ＣＷＦ−ＷＦ未完フラグ２８がセットされると、ＣＷＦ
フラグ２１からＷＦフラグ２０への転送が行われ、この
転送の終了と同時にＣＷＦ−ＷＦ未完フラグ２８がリセ
ットされる。そして、ＭＥＭ→ＣＷＦ未完フラグ２９が
セットされていることから、ＭＥＭ５０よりどのレジス
タを書き換えたかというフラグを回復するために、ＳＬ
制御回路１６からデータ転送回路１５に要求が出される
。この結果、データ転送回路ｉ５によってＭＥＭ５０か
らＣＷＦフラグ２１へのフラグデータの転送が行われる
。次に、ＣＷＦフラグ２１およびＭＥＭ→ＣＲ未完フラ
グ２７がセットされているならば、レジスタを回復する
ために、ＳＬ制御回路１６からデータ転送回路（５に要
求が出される。この結果、データ転送回路１５によって
ＭＥＭ５０からＣＲ１３へのレジスタデータの転送が行
われる。この転送が終了すると、ＭＥＭ→ＣＲ未完フラ
グ２７がリセットされる。

（Ｃ）プログラム中でレジスタ書込み命令が実行された
場合の動作 次に、プログラム中でレジスタ書込み命令が実行された
場合の動作を説明する。この動作は、■ＧＲ−ＣＲ未完
フラグ２２、ＷＦ→ＣＷＦ未完フラグ２４、ＣＲ→ＧＲ
未完フラグ２６およびＣＷＦ→ＷＦ未完フラグ２８がリ
セットの場合、■ＧＲ−ＣＲ未完フラグ２２がセットま
たはリセットの場合、■ＷＦ−ＣＷＦ未完フラグ２４が
セットまたはリセットの場合、そして■ＣＲ−ＧＲ未完
フラグ２６またはＣＷＦ→ＷＦ未完フラグ２８がセット
の場合のいずれであるかにより、次の通りとなる。

■ＧＲ−ＣＲ未完フラグ２２がリセット＆ＷＦ−ＣＷＦ
未完フラグ２４がリセット＆ＣＲ−ＧＲ未完フラグ２６
がリセット＆ＣＷＦ−４ＷＦ未完フラグ２８がリセット
この場合、ＳＬ制御回路１６はＧＲ１１内レジスタへの
書込みを行い、ＷＦフラグ２ｏの対応フラグビットをセ
ットする。

■ＧＲ−ＣＲ未完フラグ２２がセット またはリセット ＳＬ制御回路１６ハ、ＧＲ−ＣＲ未完フラグ２２がセッ
ト状態にあるならばレジスタへの書込みを待ち、リセッ
ト状態にあるならばレジスタへの書込みを行う。

■ＷＦ−ＣＷＦ未完フラグ２４がセットまたはリセット ＳＬ制御回路１６は、ＷＦ−＋ＣＷＦ未完フラグ２４が
セット状態にあるならばＷＦフラグ２ｏのセットを待ち
、リセット状態にあるならばＷＦフラグ２０をセットす
る。

■ＣＲ−ＧＲ未完フラグ２６ またはＣＷＦ−＋ＷＦ未完フラグ２８がセットこの場合
、ＳＬ制御回路１６はＣＲ−ＧＲ未完フラグ２６および
ＣＷＦ→ＷＦ未完フラグ２８のうちのセット状態にある
フラグをリセットし、レジスタへの書込みを行い、ＷＦ
フラグ２ｏをセットする。

以上の論理により、第１図に示す本実施例システムでは
、（第４図に示す従来システムであれば、レジスタが退
避または回復するまではレジスタ書込みを待たなければ
ならないのに対し、）レジスタ回復命令後のレジスタ書
込みでは待ち時間をなくし、レジスタ退避命令後のレジ
スタ書込みでも待ち時間を減少することができるように
なる。

（Ｄ）プログラム中でレジスタ読出し命令が実行された
場合の動作 次に、プログラム中でレジスタ読出し命令が実行された
場合の動作を説明する。この動作は、■ＧＲ−＞ＣＲ未
完フラグ２２、ＷＦ−ＣＷＦ未完フラグ２４、ＣＲ−Ｇ
Ｒ未完フラグ２６およびＣＷＦ−ＷＦ未完フラグ２８が
リセットの場合、■ＧＲ−ＣＲ未完フラグ２２がセット
の場合、■ＷＦ→ＣＷＦ未完フラグ２４がセットの場合
、■ＣＲ→ＧＲ未完フラグ２６がセットの場合、モして
■ＣＷＦ−ＷＦ未完フラグ２８がセットの場合のいずれ
であるかにより、次の通りとなる。

■ＧＲ−ＣＲ未完フラグ２２がリセット＆ＷＦ−ＣＷＦ
未完フラグ２４がリセット＆ＣＲ−＋ＧＲ未完フラグ２
６がリセット＆ＣＷＦ−＋ＷＦ未完フラグ２８がリセッ
トこの場合、ＳＬ制御回路ｉ６はＧＲＩＩ内レジスタか
らの読出しを行う。

■ＧＲ−ＣＲ未完フラグ２２がセット この場合でも、ＳＬ制御回路１６はレジスタ読出しを行
う。

■ＷＦ−ＣＷＦ未完フラグ２４がセットこの場合でも、
ＳＬ制御回路１６はレジスタ読出しを行う。

■ＣＲ−４ＧＲ未完フラグ２６がセットこの場合、ＳＬ
制御回路１６はＣＲ→ＧＲ未完フラグ２６がリセットさ
れるのを待ってレジスタ読出しを行う。

■ＣＷＦ−ＷＦ未完フラグ２８がセットこの場合、ＳＬ
制御回路１６はレジスタ読出しを行う。

次に、第１図の構成の更に具体的な動作を、第２図に示
すプログラムを実行する場合を例に、第３図を参照して
説明する。なお、第２図はメインルーチンＭと、レジス
タ退避命令（ＳＡＶＥ命令）およびレジスタ回復命令（
ＬＯＡＤ命令）を含む２つのサブルーチン５ＵＢＩ、５
ＵＢ２から成るプログラムのリストを示し、第３図は第
２図に示すプログラムの実行に伴うＧＲＩＩ、ＣＲ１３
、ＷＦフラグ２０およびＣＷＦフラグ２１の内容の遷移
状態を示す。ここでは、ＧＲＩＬはＲＯ，Ｒ１゜Ｒ２の
３つのレジスタから戊り、ＣＲ１３もＧＲＩＩに対応し
て３つのレジスタから戊っているものとする。また、Ｗ
Ｆフラグ２０．ＣＷＦフラグ２１はＧＲＩｌ、、　　Ｃ
Ｒ１３のレジスタ数に対応する３ビツトのフラグであり
、ＧＲ−ＣＲ未完フラグ２２、ＣＲ−ＭＥＭ未完フラグ
２３、ＷＦ→ＣＷＦ未完フラグ２４、ＣＷＦ−４ＭＥＭ
未完フラグ２５、ＣＲ→ＧＲ未完フラグ２６、ＭＥＭ−
ＣＲ未完フラグ２７、ＣＷＦ−ＷＦ未完フラグ２８およ
びＭＥＭ−ＣＷＦ未完フラグ２９も、それぞれ３ビツト
のフラグであるものとする。フラグ２０〜２９の各ビッ
トの初期値は“０”である。

第３図（ａ）は第２図に示すプログラムのメインルーチ
ンＭに含まれる（　Ｇ　Ｒ１１のレジスタＲＯ−Ｒ２を
対象とする）レジスタ書込み命令（ＭＯＶＥ命令）が実
行され、ＷＦフラグ２０の対応するフラグヒツトがセッ
ト（“１”に設定）された場合のＣＲ目、ＣＲ１３、Ｗ
Ｆフラグ２０およびＣＷＦフラグ２１の状態を示す。こ
の後、メインルーチンＭ中のサブルーチンコール（ＣＡ
ＬＬＳＵＢＩ）が実行され、続いてサブルーチンＳＵＢ
　１に含まれる（レジスタＲＯ〜Ｒ２を対象とする）レ
ジスタ退避命令（ＳＡＶＥ　　ＲＯ〜Ｒ２）が実行され
る。このとき、ＭＥＭ−＋ＣＲ未完フラグ２７およびＣ
Ｒ−４ＧＲ未完フラグ２６がリセット状態にあり、ＣＲ
−ＭＥＭ未完フラグ２３およびＧＲ−ＣＲ未完フラグ２
２もリセット状態にあるならば、ＳＬ制御回路１６はＧ
ＲＩＩの内容（レジスタＲＯ−Ｒ２の内容）をＣＲ１３
に転送し、ＣＲ−ＭＥＭ未完フラグ２３をセットする。

またＭＥＭ→ＣＷＦ未完フラグ２９およびＣＷＦ−ＷＦ
未完フラグ２８がリセット状態にあり、ＣＷＦ−ＭＥＭ
未完フラグ２５およびＷＦ−ＣＷＦ未完フラグ２４もリ
セット状態にあるならば、ＳＬ制御回路１６は（セット
状態にある）ＷＦフラグ２０の内容をＣＷＦフラグ２１
に転送し、ＣＷＦ→ＭＥＭ未完フラグ２５をセットする
。

以上でレジスタ退避命令（ＳＡＶＥ　　ＲＯ〜Ｒ２）は
終了し、以下に述べるようなプログラムとは独立した動
作が始まる。まず、本実施例のようにＣＲ→ＭＥＭ未完
フラグ２３がセット状態にあるならば、ＳＬ制御回路１
６はデータ転送回路１５に要求を出してＣＲＬ３の内容
をＭＥＭ５０に転送させ、ＣＲ−ＭＥＭ未完フラグ２３
をリセットする。次に、本実施例のようにＣＷＦ−ＭＥ
Ｍ未完フラグ２５がセット状態にあるならば、ＳＬ制御
回路１６はデー夕転送回路１５に要求を出してＣＷＦフ
ラグ２１の内容をＭ、ＥＭ５０に転送させ、ＣＷＦ−Ｍ
ＥＭ未完フラグ２５をリセットする。以上の動作が終了
した際のＧＲＩＩ、ＧＲｌ３、ＷＦフラグ２０およびＣ
ＷＦフラグ２１の状態を第３図（ｂ）に示す。

サブルーチン５ＵＢＩのレジスタ退避命令（ＳＡＶＥ　
　ＲＯ〜Ｒ２）の次は、ＧＲＩＩのレジスタＲＯ，Ｒ１
をそれぞれ対象とするレジスタ書込み命令（ＭＯＶＥ命
令）が実行される。この命令実行により、ＧＲＩＩ、Ｃ
Ｒ１３、ＷＦフラグ２０およびＣＷＦフラグ２１の状態
は第３図（Ｃ）のようになる。次に、サブルーチン５Ｕ
ＢＩ中のサブルチンコール（ＣＡＬＬ　　５ＵＢ２）が
実行されると、制御がサブルーチン５ＵＢ２に移り、ま
ずレジスタＲＯ−Ｒ２を対象とするレジスタ退避命令（
ＳＡＶＥ　　ＲＯ−Ｒ２）が実行される。このときの動
作内容は前記したサブルーチン５ＵＢＩにおけるレジス
タ退避命令実行時と同様であるものとすると、その動作
終了時には、ＧＲＩＩ、ＣＲ１３、ＷＦフラグ２０およ
びＣＷＦフラグ２１の状態は第３図（ｄ）のようになる
。サブルーチン５ＵＢ２のレジスタ退避命令（ＳＡＶＥ
　　ＲＯ〜Ｒ２）の次は、Ｇ　Ｒ１１のレジスタＲＯを
対象とするレジスタ書込み命令（ＭＯＶＥ命令）が実行
される。

この命令実行により、ＧＲＩＩ、ＣＲ１３、ＷＦフラグ
２０およびＣＷＦフラグ２１の状態は第３図（ｅ）のよ
うになる。

サブルーチン５ＵＢ２のレジスタ書込み命令（ＭＯＶＥ
命令）の次は、Ｇ　Ｒ１１（７）　Ｌ、ジスタＲＯ〜Ｒ
２の内容を回復するためのレジスタ回復命令（ＬＯＡＤ
　　ＲＯ−Ｒ２）が実行される。このとき、ＣＲ−ＭＥ
Ｍ未完フラグ２３およびＭＥＭ−ＣＲ未完フラグ２７が
リセット状態にあるならば、ＳＬ制御回路１ＢはＷＦフ
ラグ２０内のセットしているフラグビットに対応するレ
ジスタデータだけ（ここではレジスタＲＯの一時退避デ
ータ）をＧＲｌ３からＧＲｌ、１に転送する。またＷＦ
−ＣＷＦ未完フラグ２４およびＣＷＦ→ＭＥＭ未完フラ
グ２５がリセット状態にあり、ＣＷＦ→ＷＦ未完フラグ
２８およびＭＥＭ−ＣＷＦ未完フラグ２９もリセット状
態にあるならば、ＳＬ制御回路１６はＣＷＦフラグ２１
の内容をＷＦフラグ２０に転送する。

以上でレジスタ回復命令（ＬＯＡＤ　　ＲＯ〜Ｒ２）は
終了し、以下に述べるようなプログラムとは独立した動
作が始まる。まずＳＬ制御回路１６は、ＣＲ→ＧＲ未完
フラグ２６がリセット状態にあることを検出する。ＣＲ
→ＧＲ未完フラグ２６がリセット状態にある場合、ＳＬ
制御回路Ｌ６はＣＷＦフラグ２１の内容をＭＥＭ−ＣＲ
未完フラグ２７に転送し、ＣＷＦ→ＷＦ未完フラグ２８
およびＭＥＭ→ＣＷＦ未完フラグ２９をセットする。Ｃ
Ｗ　Ｆ　−Ｗ　Ｆ未完フラグ２８がセットされると、Ｓ
Ｌ制御回路１６はＣＷＦフラグ２１の内容をＷＦフラグ
２０に転送する。そしてＳＬ制御回路１６は、ＣＷＦフ
ラグ２１からＷＦフラグ２０へ転送終了と同時にＣＷＦ
−ＷＦ未完フラグ２８をリセットし、ＭＥＭ−ＣＷＦ未
完フラグのセット状態を検出すると、データ転送回路１
５に要求を出してＭＥＭ５０に退避されている前のＣＷ
Ｆフラグ２１の内容をＣＷＦフラグ２１に転送させてＣ
ＷＦフラグ２１を回復させる。次にＳＬ制御回路１６は
、この回復されたＣＷＦフラグ２１とＭＥＭ→ＣＲ未完
フラグ２７がセットされていることを検出し、データ転
送回路１５に要求を出してＭＥＭ５０に退避されている
前のＣＲ１３の内容をＣＲ１３に転送させてＣＲ１３を
回復させる。ＳＬ制御回路１６はＣＲ１３を回復させる
とＭＥＭ−ＣＲ未完フラグ２７をリセットする。以上の
動作が終了すると、ＧＲＩＩ、ＣＲ１３、ｗＦフラグ２
ｏおよびＣＷＦフラグ２１の状態は第３図（ｆ）のよう
になる。

サブルーチン５ＵＢ２のレジスタ回復命令（ＬＯＡＤ　
　ＲＯ〜Ｒ２）の次は、リターン（ＲＥＴＵＲＮ）命令
が実行される。これにより制御はサブルーチンＳＵＢ　
１に戻り、サブルーチン５ＵＢＩ中のレジスタ回復命令
（ＬＯＡＤＲＯ〜Ｒ２）が実行される。このレジスタ回
復命令の動作が、前記したサブルーチン５ＵＢＩ中のレ
ジスタ回復命令（ＬＯＡＤ　　ＲＯ−Ｒ２）　の場合と
同様であるものとすると、その動作終了時にはＧＲＩＩ
、ＣＲ１３、ＷＦフラグ２ｏおよびＣＷＦ　７ラグ２１
の状態は第３図（ｇ）のようになる。

［発明の効果コ 以上詳述したようにこの発明によれば、レジスタ退避命
令で指定されるレジスタのデータを、時レジスタ手段に
高速に一時退避しておき、しかる後に一時レジスタに一
時退避されたレジスタデータをメモリに退避するように
したので、プログラム処理上では一時レジスタ手段への
一時退避の完了をもってレジスタ退避命令の実行が完了
したものとして扱うことができ、レジスタ退避命令実行
速度の高速化を図ることができる。

また、この発明によれば、レジスタ回復命令時には、同
命令で指定されているレジスタのデータを、メモリでは
なくて一時レジスタ手段から高速に取出して元のレジス
タに戻すことができるため、レジスタ回復命令実行速度
の高速化も図ることができる。

このようにレジスタ退避命令およびレジスタ回復命令の
高速化を図ることができることから、近年は特に多くな
っている構造化プログラミングの適用による細かくサブ
ルーチン化されたプログラムの処理性能が著しく向上す
る。

【図面の簡単な説明】

第１図はこの発明の演算処理装置を備えた計算機システ
ムの一実施例を示すブロック構成図、第２図はレジスタ
退避命令およびレジスタ回復命令を含むプログラムの一
例を示す図、第３図は第２図に示すプログラムの実行に
伴う演算処理装置内各部の状態の変化を示す図、第４図
は従来の演算処理装置を備えた計算機システムのブロッ
ク構成図である。 １０・・・演算処理装置（ＰＵ）、１１・・・汎用レジ
スタファイル（ＧＲ）　　１２・・・命令実行制御回路
、１３・・・テンポラリレジスタファイル（ＣＲ）、１
４゜１５・・・データ転送回路、１Ｂ・・・レジスタ退
避・回復制御回路（ＳＬ制御回路）２０・・・ＷＦフラ
グ、２１・・・ＣＷＦフラグ、２２・・・ＧＲ−ＣＲ未
完フラグ、２３・・・ＣＲ−４ＭＥＭ未完フラグ、２４
・・・ＷＦ−ＣＷＦ未完フラグ、２５・・・ＣＷＦ→Ｍ
ＥＭ未完フラグ、２６・・・ＣＲ→ＧＲ未完フラグ、２
７・・・ＭＥＭ−４ＣＲ未完フラグ、２８・・・ＣＷＦ
−４ＷＦ未完フラグ、２９・・・ＭＥＭ−ＣＷＦ未完フ
ラグ、５０・・・主メモリ（ＭＥＭ）　、８０・・・シ
ステムバス。

Claims (2)

【特許請求の範囲】
1. （１）各種レジスタの内容をメモリに退避するためのレ
   ジスタ退避命令および上記メモリに退避されている各種
   レジスタの内容を元のレジスタに戻すためのレジスタ回
   復命令を含む各種命令を実行する演算処理装置において
   、 上記レジスタ退避命令の実行時に各種レジスタの内容を
   一時退避するために用いられる一時レジスタ手段と、 上記レジスタ退避命令で指定される各種レジスタの内容
   を上記一時レジスタ手段に一時退避させるレジスタ退避
   命令実行手段と、 このレジスタ退避命令実行手段の動作後に、上記一時レ
   ジスタ手段に一時退避されている上記各種レジスタの内
   容を上記メモリに転送して同メモリ内に退避するデータ
   転送手段と、 を具備し、プログラム動作上では、上記レジスタ退避命
   令実行手段の動作完了をもって、対応する上記レジスタ
   退避命令の実行が完了したものとして扱うようにしたこ
   とを特徴とする演算処理装置。
2. （２）各種レジスタの内容をメモリに退避するためのレ
   ジスタ退避命令および上記メモリに退避されている各種
   レジスタの内容を元のレジスタに戻すためのレジスタ回
   復命令を含む各種命令を実行する演算処理装置において
   、 上記レジスタ退避命令の実行時に各種レジスタの内容を
   一時退避するため、および上記レジスタ回復命令の実行
   の準備のために用いられる一時レジスタ手段と、 上記レジスタ退避命令で指定される各種レジスタの内容
   を上記一時レジスタ手段に一時退避させるレジスタ退避
   命令実行手段と、 上記レジスタ回復命令で指定される各種レジスタの内容
   を上記一時レジスタ手段から取出して元のレジスタに戻
   すレジスタ回復命令実行手段と、上記レジスタ退避命令
   実行手段の動作後に、上記一時レジスタ手段に一時退避
   されている上記各種レジスタの内容を上記メモリに転送
   して同メモリ内に退避する一方、上記レジスタ回復命令
   実行手段の動作後に、上記メモリに退避されている各種
   レジスタの内容を上記一時レジスタ手段に戻して前の上
   記一時レジスタ手段の状態を回復し、次の上記レジスタ
   回復命令の実行に備えるデータ転送手段と、 を具備し、プログラム動作上では、上記レジスタ退避命
   令実行手段の動作完了をもって、対応する上記レジスタ
   退避命令の実行が完了したものとして扱い、上記レジス
   タ回復命令実行手段の動作完了をもって、対応する上記
   レジスタ回復命令の実行が完了したものとして扱うよう
   にしたことを特徴とする演算処理装置。