JPS60204004A - シ−ケンスコントロ−ラ - Google Patents
シ−ケンスコントロ−ラInfo
- Publication number
- JPS60204004A JPS60204004A JP5849584A JP5849584A JPS60204004A JP S60204004 A JPS60204004 A JP S60204004A JP 5849584 A JP5849584 A JP 5849584A JP 5849584 A JP5849584 A JP 5849584A JP S60204004 A JPS60204004 A JP S60204004A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- differential
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はシーケンスコントローラに関し、特に、制御対
象機器からの信号の立上シおよび立下シをとらえて、ユ
ーザプログラムが一巡する間（１スキヤン）に亘シ立上
シ微分信号および立下シ微分信号を発生する命令（以下
、微分命令という）を処理する手段を具えたシーケンス
コントローラに関する。
象機器からの信号の立上シおよび立下シをとらえて、ユ
ーザプログラムが一巡する間（１スキヤン）に亘シ立上
シ微分信号および立下シ微分信号を発生する命令（以下
、微分命令という）を処理する手段を具えたシーケンス
コントローラに関する。
一般に、この種シーケンスコントローラにおいては、微
分命令の対象となる制御対象機器からの信号（以下、微
分対象信号という）の状態を書込むメモリ（以下、微分
処理用メモリという）が具えられている。而して、第１
図に示すように、各スキャンタイムＴ毎に、前回のスキ
ャン時においてサンプリングされ、微分処理用メモリに
書込まれた微分対象信号８Ｄの状態と、その回の微分対
象信号ＳＤの状態とを比較することＫよシ、立上シ微分
信号ＳＬおよび立下シ微分信号８Ｔを１スキヤンタイム
Ｔに亘シ発生するようにしている０ここで、スキャンタ
イムとは、中央処理装置（ＣＰＵ ）がプログラムメモ
リに格納されているユーザプログラムについて、その先
頭番地から最終番地まで、シーケンス命令の読取シ、そ
の命令の内容に応じた入力部からの信号の読取シ、演算
処理、出力部への書込み、データメモリへの１込み、微
分処理用メモリの読取シ／書込み等を行う一連の処理に
要する時間を言う−、０ 第２図は従来のむの種シーケンスコントローラを示す。
分命令の対象となる制御対象機器からの信号（以下、微
分対象信号という）の状態を書込むメモリ（以下、微分
処理用メモリという）が具えられている。而して、第１
図に示すように、各スキャンタイムＴ毎に、前回のスキ
ャン時においてサンプリングされ、微分処理用メモリに
書込まれた微分対象信号８Ｄの状態と、その回の微分対
象信号ＳＤの状態とを比較することＫよシ、立上シ微分
信号ＳＬおよび立下シ微分信号８Ｔを１スキヤンタイム
Ｔに亘シ発生するようにしている０ここで、スキャンタ
イムとは、中央処理装置（ＣＰＵ ）がプログラムメモ
リに格納されているユーザプログラムについて、その先
頭番地から最終番地まで、シーケンス命令の読取シ、そ
の命令の内容に応じた入力部からの信号の読取シ、演算
処理、出力部への書込み、データメモリへの１込み、微
分処理用メモリの読取シ／書込み等を行う一連の処理に
要する時間を言う−、０ 第２図は従来のむの種シーケンスコントローラを示す。
ここで、１は各部を制御し、プログラムメモリ２に格納
されたユーザプログラムを実行するＯＰＵ、３は微分処
理用メモリ、４および５は、それぞれ、制御対象機器と
の入力部および出力部、６はデータを格納するデータメ
モリである。各部の間のデータの転送は、各部１〜６を
接続するバス７を介して行われ、また、メモリ３．６あ
るいは出力部５に対するデータの書込みは、ＣＰＵ １
がら供給される書込みクロック信号ＷＲＯＫに同期して
行われる。
されたユーザプログラムを実行するＯＰＵ、３は微分処
理用メモリ、４および５は、それぞれ、制御対象機器と
の入力部および出力部、６はデータを格納するデータメ
モリである。各部の間のデータの転送は、各部１〜６を
接続するバス７を介して行われ、また、メモリ３．６あ
るいは出力部５に対するデータの書込みは、ＣＰＵ １
がら供給される書込みクロック信号ＷＲＯＫに同期して
行われる。
第３図は従来のシーケンスコントローラ−ラによるプロ
グラム処理手順を示す。まず、ステップｓ１においては
、データメモリ６の初期化等を行った後、ステップＳ２
にて入力部４および出力部５とのデータ転送（入出力転
送）を行い、ステップｓ３忙て得られたデータにつき、
ユーザプログラムに基いて演算処理を施す等のスキャン
を実行する。
グラム処理手順を示す。まず、ステップｓ１においては
、データメモリ６の初期化等を行った後、ステップＳ２
にて入力部４および出力部５とのデータ転送（入出力転
送）を行い、ステップｓ３忙て得られたデータにつき、
ユーザプログラムに基いて演算処理を施す等のスキャン
を実行する。
そのスキャン終了後にはステップｓ２に復帰し、再び入
出力転送を行い、以下これを繰返す０なお、図中ステラ
７’Ｓ２および＄３を含む期間が上述のスキャンタイム
Ｔである。
出力転送を行い、以下これを繰返す０なお、図中ステラ
７’Ｓ２および＄３を含む期間が上述のスキャンタイム
Ｔである。
かかる従来のシーケンスコントローラにおいては、次に
述べる欠点があった。
述べる欠点があった。
すなわち、微分処理用メモリは、その性質上、毎回のス
キャン実行によりその内容が更新されるので、微分命令
を正しく実行するためには、前回のスキャンにおける微
分命令実行時に微分対象信号のサンプリングが正確にな
される必要がある。
キャン実行によりその内容が更新されるので、微分命令
を正しく実行するためには、前回のスキャンにおける微
分命令実行時に微分対象信号のサンプリングが正確にな
される必要がある。
しかしながら、電源投入直後の起動時等においては、微
分処理用メモリの内容は不定であり、従って起動後の最
初の１スキヤンにおいては、立上り微分および立下シ微
分を行う際に誤動作が生じることがある。例えば、起動
時が゛らオン状態にある微分対象信号について立上シ微
分信号が発生したり、起動時からオフ状態にある微分対
象信号について立下シ微分信号が発生することがある。
分処理用メモリの内容は不定であり、従って起動後の最
初の１スキヤンにおいては、立上り微分および立下シ微
分を行う際に誤動作が生じることがある。例えば、起動
時が゛らオン状態にある微分対象信号について立上シ微
分信号が発生したり、起動時からオフ状態にある微分対
象信号について立下シ微分信号が発生することがある。
このよう、に、従来のシーケンスコントローラにおいて
は、装置起動直後の最初の１スキヤンについて誤った微
分命令処理がなされる欠点があった。
は、装置起動直後の最初の１スキヤンについて誤った微
分命令処理がなされる欠点があった。
本発明は、かかる従来の欠点が、起動直後の１スキヤン
については微分処理用メ４ リの初期化がなされていな
いことに起因していることに着目し、起動直後の１スキ
ヤンについてはデータメモリ、出力部へのデータ転送を
行わないようにすることによシ、装置の起動直後におい
ても微分命令処理による誤動作が生じないシーケンスコ
ントローラを提供することを目的とする。
については微分処理用メ４ リの初期化がなされていな
いことに起因していることに着目し、起動直後の１スキ
ヤンについてはデータメモリ、出力部へのデータ転送を
行わないようにすることによシ、装置の起動直後におい
ても微分命令処理による誤動作が生じないシーケンスコ
ントローラを提供することを目的とする。
かかる目的を達成するために、本発明は、ブロダラム可
能なシーケンスコントローラにおいて、制御対象機器に
おける微分対象信号の状態を、プログラムが一巡する毎
に格納する格納手段と、プログラムが一巡する毎に、格
納手段に格納された微分対象信号の状態から微分対象信
号の立上りおよび立下シを検出し、検出に応じてプログ
ラムが一巡する間立上シ微分信号および立下シ微分信号
を発生する手段を有し、立上シ微分信号および立下り微
分信号ならびに制御対象機器の状態からプログラムに基
づきシルケンス制御のだめの操作データを含むデータを
発生する処理を行う処理手段と、処理の過程で得られた
データを格納するデータ格納手段と、制御対象機器に接
続され、制動対象（幾器に出力すべき操作データを格納
する出力手段と、電源が投入さｔ！ｖ後においてプログ
ラムが一巡する間はデータ格納手段および出力手段に対
するデータの格納を禁止する禁止手段とを具えたことを
特徴とするものである。
能なシーケンスコントローラにおいて、制御対象機器に
おける微分対象信号の状態を、プログラムが一巡する毎
に格納する格納手段と、プログラムが一巡する毎に、格
納手段に格納された微分対象信号の状態から微分対象信
号の立上りおよび立下シを検出し、検出に応じてプログ
ラムが一巡する間立上シ微分信号および立下シ微分信号
を発生する手段を有し、立上シ微分信号および立下り微
分信号ならびに制御対象機器の状態からプログラムに基
づきシルケンス制御のだめの操作データを含むデータを
発生する処理を行う処理手段と、処理の過程で得られた
データを格納するデータ格納手段と、制御対象機器に接
続され、制動対象（幾器に出力すべき操作データを格納
する出力手段と、電源が投入さｔ！ｖ後においてプログ
ラムが一巡する間はデータ格納手段および出力手段に対
するデータの格納を禁止する禁止手段とを具えたことを
特徴とするものである。
以下に図面を参照して本発明の詳細な説明する。
第４図は本発明シーケンスコントローラの構成の一例を
示す。ここで、従来と同様に構成できるものについては
、対応個所に同一符号を付し、その説明は省略する。本
実施例においては、０ＰＵＩＩが発生するセット信号Ｓ
およびリセット信号Ｒに応じてセット／リセットされる
フリップフロップ１７、およびこのフリップフロップ１
７がセットされているときに出力部５およびデータメモ
リ６への書込みクロック信号ＷＲＯＫの入力を禁止する
手段としてのアンドゲート８を設ける。
示す。ここで、従来と同様に構成できるものについては
、対応個所に同一符号を付し、その説明は省略する。本
実施例においては、０ＰＵＩＩが発生するセット信号Ｓ
およびリセット信号Ｒに応じてセット／リセットされる
フリップフロップ１７、およびこのフリップフロップ１
７がセットされているときに出力部５およびデータメモ
リ６への書込みクロック信号ＷＲＯＫの入力を禁止する
手段としてのアンドゲート８を設ける。
０ＰＵＩ １が発生する書込みクロック信号ＷＲＣＫを
微分処理用メモリ３、フリップフロップ１７のクロック
入力端子およびゲート８の一方の入力端子に導く。ゲー
ト８の他方の入力端子にはフリップフロッグ１７の反転
出力Ｑを導き、その出力信号ｄを出力部５およびデータ
メモリ６に供給する。
微分処理用メモリ３、フリップフロップ１７のクロック
入力端子およびゲート８の一方の入力端子に導く。ゲー
ト８の他方の入力端子にはフリップフロッグ１７の反転
出力Ｑを導き、その出力信号ｄを出力部５およびデータ
メモリ６に供給する。
これによシ、フリップフロップ１７がセットされている
ときＫは、書込みクロック信号ＷＲＯＫはアンドゲート
８によシ消勢され、従って出力部５およびデータメモリ
６には書込みクロック信号ＷＲＯＫ、９が供給されない
。一方、フリップフロップ１７がリセットされていると
きには、出力部５およびデータメモリ６には、信号ｄが
書込みクロック信号として供給されることになる０ また、第４図において、９は第６図につき後述する制御
手段を格納したシステムプログラムメモリである。
ときＫは、書込みクロック信号ＷＲＯＫはアンドゲート
８によシ消勢され、従って出力部５およびデータメモリ
６には書込みクロック信号ＷＲＯＫ、９が供給されない
。一方、フリップフロップ１７がリセットされていると
きには、出力部５およびデータメモリ６には、信号ｄが
書込みクロック信号として供給されることになる０ また、第４図において、９は第６図につき後述する制御
手段を格納したシステムプログラムメモリである。
第５図は本発明シーケンスコントローラの他の構成例を
示す。本実施例においては、フリップフロラ１１フ０反
転出力信号Ｑを０ＰＵ２１に導き、ＱＰＵ２１はこの信
号Ｑの状態を判別して、フリップフロップ１７がセット
状態にあるときに出力部５およびデータメモリ６への書
込みを行わないようにする。なお、図中１０は第６図に
おいて述べるような制御手順を格納したシステムプログ
ラムメモリである。
示す。本実施例においては、フリップフロラ１１フ０反
転出力信号Ｑを０ＰＵ２１に導き、ＱＰＵ２１はこの信
号Ｑの状態を判別して、フリップフロップ１７がセット
状態にあるときに出力部５およびデータメモリ６への書
込みを行わないようにする。なお、図中１０は第６図に
おいて述べるような制御手順を格納したシステムプログ
ラムメモリである。
第６図は本発明シーケンスコントローラの制御手順の一
例を示す。まず、ステップＳｌｌにてデータメモリ６等
の初期化を行った後、ステップ８１２にて人力部４およ
び出力部５との間で入出力転送を行い、ステップ８１３
に進む。
例を示す。まず、ステップＳｌｌにてデータメモリ６等
の初期化を行った後、ステップ８１２にて人力部４およ
び出力部５との間で入出力転送を行い、ステップ８１３
に進む。
ステップ８１３においては、ＯＰＵはセット信号Ｓを付
勢してフリップフロップ１７をセットし、次いで、ステ
ップ８１４にて、スキャンを行う０ここで、第４図示の
実施例にあっては、このスキャン中において、書込みク
ロック信号ＷＲＯＫはアンドゲート８によシ消勢され、
出力部５およびデータメモリ６へは書込みクロック信号
ＷＲＯＫは伝達されない。従って、スキャン終了後にお
いてそれらの内容には何等変更が加えられず、微分処理
用メモリ３のみが最初の入力部４の信号状態と初期化さ
れたデータメモリ６の信号状態とによって初期化される
ことになる。
勢してフリップフロップ１７をセットし、次いで、ステ
ップ８１４にて、スキャンを行う０ここで、第４図示の
実施例にあっては、このスキャン中において、書込みク
ロック信号ＷＲＯＫはアンドゲート８によシ消勢され、
出力部５およびデータメモリ６へは書込みクロック信号
ＷＲＯＫは伝達されない。従って、スキャン終了後にお
いてそれらの内容には何等変更が加えられず、微分処理
用メモリ３のみが最初の入力部４の信号状態と初期化さ
れたデータメモリ６の信号状態とによって初期化される
ことになる。
また、第５図示の実施例においては、スキャン中にＱＰ
Ｕ２１がフリップ７０ツブ１７の状態、すなわち信号Ｑ
の状態を判別し、セット状態であれば出力部５およびデ
ータメモリ６への書込みを？う′わないようにすること
ができる。従って、第４図示の実施例と同様に、スキャ
ン終了後においてそれらの内容は変化せず、微分処理用
メモリ６のみが初期化されることになる。
Ｕ２１がフリップ７０ツブ１７の状態、すなわち信号Ｑ
の状態を判別し、セット状態であれば出力部５およびデ
ータメモリ６への書込みを？う′わないようにすること
ができる。従って、第４図示の実施例と同様に、スキャ
ン終了後においてそれらの内容は変化せず、微分処理用
メモリ６のみが初期化されることになる。
スキャン終了後にはステップ８１５に進み、セット信号
Ｓを消勢、リセット信号Ｒを付勢してフリップフロップ
１７をリセットする０これにより、以降のスキャンにお
いては、出力部５およびデータメモリ６への書込みが可
能となる。而してステップ８１６ Ｋて入出力転送を行
い、ステップ８１７ Ｋてスキャンを実行し、以後、ス
テップ８１６およびＳ１７から成る処理手順を繰返す〇 〔効 果〕 以上説明したように、本発明によれば、起動直後の１ス
キヤンについてはデータメモリ、出力部へのデータ転送
を禁止する禁止手段を設けたので、起動直後においても
微分命令処理による誤動作が化シナいシーケンスコント
ローラを実現できる０
Ｓを消勢、リセット信号Ｒを付勢してフリップフロップ
１７をリセットする０これにより、以降のスキャンにお
いては、出力部５およびデータメモリ６への書込みが可
能となる。而してステップ８１６ Ｋて入出力転送を行
い、ステップ８１７ Ｋてスキャンを実行し、以後、ス
テップ８１６およびＳ１７から成る処理手順を繰返す〇 〔効 果〕 以上説明したように、本発明によれば、起動直後の１ス
キヤンについてはデータメモリ、出力部へのデータ転送
を禁止する禁止手段を設けたので、起動直後においても
微分命令処理による誤動作が化シナいシーケンスコント
ローラを実現できる０
第１図は微分命令の処理を説明するためのタイミングチ
ャート、 第２図は従来のシーケンスコントローラの構成例を示す
ブロック図、 第３図はその処理手順を示すフローチャート、第４図は
本発明シーケンスコントローラの構成の一例を示すブロ
ック図・ 第５図は本発明シーケンスコントローラの他の構成例を
示すブロック図、 第６図は本発明による処理手順の一例を示すフローチャ
ートである０ １．１１．２１・・・（３ＰＵ 。 ２・・・プログラムメモリ、 ３・・・微分処理用メモリ、 ４・・・入力部、 ５・・・出力部、 ６・・・データメモリ、 ７ ・・・ ）（ス 、 ８・・・アンドゲート、 ９．１０・・・システムプログラムメモリ、１７・・・
フリップフロップ０ 特許出願人 富士電機製造株式会社 代理人 弁理士 谷 義 − 第１図 □時Ｔ１ 第２図 第６図
ャート、 第２図は従来のシーケンスコントローラの構成例を示す
ブロック図、 第３図はその処理手順を示すフローチャート、第４図は
本発明シーケンスコントローラの構成の一例を示すブロ
ック図・ 第５図は本発明シーケンスコントローラの他の構成例を
示すブロック図、 第６図は本発明による処理手順の一例を示すフローチャ
ートである０ １．１１．２１・・・（３ＰＵ 。 ２・・・プログラムメモリ、 ３・・・微分処理用メモリ、 ４・・・入力部、 ５・・・出力部、 ６・・・データメモリ、 ７ ・・・ ）（ス 、 ８・・・アンドゲート、 ９．１０・・・システムプログラムメモリ、１７・・・
フリップフロップ０ 特許出願人 富士電機製造株式会社 代理人 弁理士 谷 義 − 第１図 □時Ｔ１ 第２図 第６図
Claims (1)
- 【特許請求の範囲】 プログラム可能なシーケンスコントローラにおいて、 制御対象機器における微分対象信号の状態を、前記プロ
グラムが一巡する毎に格納する格納手段と、 前記プログラムが一巡する毎に、前記格納手段に格納さ
れた微分対象信号の状態から前記微分対象信号の立上り
および立下りを検出し、当該検出に応じて前記プログラ
ムが一巡する開立上り微分信号および立下シ微分信号を
発生する手段を有し、当該立上り微分信号および立下シ
微分信号ならびに制御対象機器の状態から前記プログラ
ムに基づきシーケンス制御のだめの操作データを含むデ
ータを発生する処理を行う処理手段と、 当該処理の過程で得られたデータを格納するデータ格納
手段と、 前記制御対象機器に接続され、前記制御対象機器に出力
すべき前記操作データを格納する出力手段と、 電源が投入された起動直後において前記プログラムが一
巡する間は前記データ格納手段および前記出力手段に対
するデータの格納を禁止する禁止手段とを具えたことを
特徴とするシーケンスコントローラ。 （以下余白）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849584A JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849584A JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204004A true JPS60204004A (ja) | 1985-10-15 |
| JPH0439683B2 JPH0439683B2 (ja) | 1992-06-30 |
Family
ID=13085999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5849584A Granted JPS60204004A (ja) | 1984-03-28 | 1984-03-28 | シ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0467512A2 (en) * | 1990-05-21 | 1992-01-22 | Nippondenso Co., Ltd. | Communication system for vehicle |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129198U (ja) * | 1974-08-27 | 1976-03-02 | ||
| JPS55154603A (en) * | 1979-05-23 | 1980-12-02 | Mitsubishi Electric Corp | Control unit for instrument |
| JPS57131703U (ja) * | 1981-02-12 | 1982-08-17 | ||
| JPS5930102A (ja) * | 1982-08-11 | 1984-02-17 | Hitachi Ltd | 電子制御装置 |
-
1984
- 1984-03-28 JP JP5849584A patent/JPS60204004A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129198U (ja) * | 1974-08-27 | 1976-03-02 | ||
| JPS55154603A (en) * | 1979-05-23 | 1980-12-02 | Mitsubishi Electric Corp | Control unit for instrument |
| JPS57131703U (ja) * | 1981-02-12 | 1982-08-17 | ||
| JPS5930102A (ja) * | 1982-08-11 | 1984-02-17 | Hitachi Ltd | 電子制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0467512A2 (en) * | 1990-05-21 | 1992-01-22 | Nippondenso Co., Ltd. | Communication system for vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439683B2 (ja) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JPH0496163A (ja) | Ｄｍａコントローラ | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| JPS60204004A (ja) | シ−ケンスコントロ−ラ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS599768A (ja) | デ−タ処理装置の初期設定装置 | |
| JP3088407B2 (ja) | インサーキットエミュレータおよびインサーキットエミュレーション方法 | |
| JPH11265319A (ja) | 記憶装置に記憶されたデータの読み出し、変更および書き換え方法および装置 | |
| JPS61290543A (ja) | エラ−発生装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH0140433B2 (ja) | ||
| JPH11272642A (ja) | １チップマイクロコンピュータ及び起動アドレス設定方法 | |
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPH06309887A (ja) | 半導体集積回路 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JPH0850567A (ja) | データ転送装置 | |
| JPH052251U (ja) | 情報処理装置 | |
| JPH06325186A (ja) | １チップマイクロコンピュータ及びその製造方法 | |
| JPS62109137A (ja) | デ−タ処理システム | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPH0517595B2 (ja) | ||
| JPS61202238A (ja) | マイクロプロセツサのダイナミツクバ−ンイン方法 | |
| JPS633353A (ja) | メモリのデ−タ書込み制御装置 | |
| JPH06119231A (ja) | メモリイニシャルサイクル制御方式 | |
| JPS63197247A (ja) | マイクロプログラム制御装置 |