DE3811148C2 - Speicher-Steuervorrichtung - Google Patents

Description

Die Erfindung betrifft eine Speicher-Steuervorrichtung für den Zugriff zu einem Bildspeicher.

In einem System, wie einem Endgerät eines Videotext- Systems oder eines Teletext-Empfängers, bei dem über­ tragene Bilddaten auf einer Monitor-Kathodenstrahlröhre dargestellt werden, ist bekanntlich ein Bildspeicher zum Speichern der Bilddaten über eine Zentraleinheit erforderlich. Dabei können die folgenden drei Techniken oder Methoden als Zugriffsart für die Zentraleinheit für einen Zugriff zu den Bilddaten aus dem Bildspeicher angewandt werden:

• 1. Die Zentraleinheit diskriminiert eine Wiedergabepe­ riode - d. h. eine Periode, in welcher Bilddaten auf der Kathodenstrahlröhre, also dem Bildschirm, wieder­ gegeben werden - von einer wiedergabefreien Periode und greift Daten aus dem Bildspeicher nur während der wiedergabefreien Periode (Nicht-Wiedergabeperio­ de) aus dem Bildspeicher heraus.
• 2. Eine Wiedergabesteuereinheit (z. B. ein Wiedergabe­ steuer-IC) steuert alle Operationen des Bildspei­ chers. Wenn die Zentraleinheit einen Zugriff zu den Daten im Bildspeicher herstellt, überträgt sie die Adresse der angeforderten Daten und die Daten selbst zur Wiedergabesteuer­ einheit in einem Weg-Übertragungssystem (z. B. einem Register). Wenn die Wiedergabesteuereinheit die Datenübertragung von der Zentraleinheit feststellt, überträgt sie die Daten zum Bildspeicher unter Heranziehung einer Zugriffsperiode, die in der Wiedergabeperiode durch einen Arbeits-Random­ speicher oder -RAM zugewiesen ist.
• 3. Eine Leseperiode, während welcher im Bildspeicher ent­ haltene Daten für Wiedergabe auf der Kathodenstrahlröhre ausgelesen werden, und eine Zugriffsperiode, während welcher die Zentraleinheit Daten aus dem Bildspeicher herausgreift, werden auf einer Zeitteilbasis vorgesehen. Wenn die Zentraleinheit in der Leseperiode Daten aus dem Bildspeicher für Wiedergabe herausgreift, wird mit einem geeigneten Zeittakt ein Wartesignal zur Zentraleinheit ausgegeben, um damit den Zugriff der Zen­ traleinheit bis zu einer möglichen maximalen Zugriffs­ periode zu verzögern.

Nach der oben zuerst genannten Methode kann die Zentral­ einheit Daten aus dem Bildspeicher nur in der wiedergabe­ freien Periode herausgreifen, was zu einer sehr mangelhaf­ ten Datenübertragungsleistung führt. Da nach der zweitge­ nannten Methode Daten auch während der wiedergabefreien Periode mittels Zyklusraubs übertragen werden können, ist die Datenübertragungsleistung vergleichsweise gut. Falls jedoch eine Unterbrechung o. dgl. auftritt, während die Zen­ traleinheit Daten zum Bildspeicher überträgt, kann eine Übertragungsadresse für die Bilddaten in unerwünschter Wei­ se geändert werden, weil die Daten­ übertragung nach dem Weg-Übertragungssystem erfolgt. Um dies zu vermeiden, muß das Übertragungsadreß-Management bei der durch den Arbeits-RAM durchgeführten Unterbrechungs­ verarbeitung o. dgl. kompliziert sein. Dabei müssen zusätzliche Speicheradreßbereiche vorgesehen wer­ den, und die Software wird überladen, mit dem Ergebnis, daß sich die Datenübertragungsleistung ver­ schlechtert. Da bei der unter 3. beschriebenen Methode die Zentraleinheit selbst Daten zum Bildspeicher überträgt, kann das Übertragungsadreß-Management bei der Unterbrechungs­ verarbeitung o. dgl. einfach durchgeführt werden. Da die Zeitspanne, welche die Zentraleinheit für einen Datenzu­ griff zum Bildspeicher benötigt, im allgemeinen länger ist als die Zeitspanne, welche die Wiedergabesteuereinheit für das Auslesen von Daten aus dem Bildspeicher benötigt, ist ein ausreichender Zeitspielraum zum Erzeugen des Wartesi­ gnals mit einem zweckmäßigen Zeittakt erforderlich. Wenn daher die unter 3. genannte Methode, die viel Zeit für eine Zugriffsoperation erfor­ dert, für ein System, wie das Videotext-System oder den Tele- bzw. Bildschirmtextempfänger, bei dem eine große Datenmenge für Wiedergabe ausgelesen und gleichzeitig in den Bildspeicher eingelesen wird, übernom­ men wird, verschlechtert sich die Datenübertragungsleistung.

Kurz gesagt: Bei einer Möglichkeit, nach der die Zentral­ einheit einen Datenzugriff zum Bildspeicher herstellen kann, wird bei der unter 1. genannten Methode oder Tech­ nik die Übertragungsleistung verschlechtert, während die unter 2. beschriebene Methode oder Technik zusätzliche Speicheradreßbereiche erfordert und die Über­ ladung der Software vergrößert. Zudem verschlechtert sich bei der unter 3. erwähnten Methode die Datenübertragungs­ leistung, wenn diese Methode für das Videotextsystem o. dgl. übernommen wird, bei dem eine große Datenmenge mit hoher Geschwindigkeit ausgelesen und eingeschrieben wird.

Aus der DE 34 43 630 A1 ist ein Decoder für Teletext- und ähnliche Signale bekannt, mit dem Digitalinforma­ tionen aus einem Videosignal extrahiert werden, um gra­ phische und textliche Information, die im Videosignal eingebettet ist, bildlich wiederzugeben. Dieser Decoder enthält eine Zentraleinheit, einen Speicher und einen Mikrocomputer. Außerdem ist eine Zeitsteuereinheit vor­ handen, welche bestimmte Zeitschlitze einzelnen Bautei­ len zuzuweisen vermag. Erfolgt nun von der Zentralein­ heit eine Anforderung auf einen Speicherzugriff in einem Zeitschlitz, der dem Mikrocomputer nicht zugeord­ net ist, so wird der Mikrocomputer in einen Wartezu­ stand versetzt, bis der dem Mikrocomputer zugeordnete Zeitschlitz vorliegt.

Weiterhin ist aus der DE 32 25 401 A1 eine Speicherzu­ griffs-Steuervorrichtung in Kombination mit einer zen­ tralen Verarbeitungseinheit bekannt. Diese Speicherzu­ griffs-Steuervorrichtung enthält einen Speicher, eine Kathodensrahlröhren-Steuereinrichtung zum Zugreifen auf den Speicher, einen Systemtaktgenerator zum Erzeu­ gen von Systemtaktimpulsen, die der zentralen Verarbei­ tungseinheit zugeführt werden, einen Multiplex-Taktge­ ber zum Erzeugen von Multiplex-Taktsignalen, die auf dem Systemtakt basieren, und Multiplexer, die mit der zen­ tralen Verarbeitungseinheit und der Kathodenstrahlröh­ ren-Steuereinrichtung verbunden sind. Durch diese Mul­ tiplexer können die zentrale Verarbeitungseinheit und die Kathodenstrahlröhren-Steuereinrichtung selektiv auf den Speicher in einer Zeitverschachtelungs-Arbeitsweise entsprechend den Multiplex-Taktsignalen zugreifen.

Es ist Aufgabe der vorliegenden Erfindung, eine Spei­ cher-Steuervorrichtung für den Speicherzugriff zu einem Bildspeicher zu schaffen, bei der auf einfache Weise einer Zentraleinheit ein Zugriff nur in bestimmten Zu­ griffsperioden erlaubt ist.

Diese Aufgabe wird erfindungsgemäß durch eine Speicher- Steuervorrichtung mit den Merkmalen des Patentanspru­ ches 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die vorliegende Erfindung ermöglicht so eine Speicher- Steuervorrichtung, bei der ein Zugriff auf einen Bild­ speicher in "Cycle-stealing"-Betriebsart bzw. "Zyklus­ raub-Betriebsart" über eine Zentraleinheit erfolgt, um Videotextsignale in den Bildspeicher zu schreiben bzw. aus diesem zu lesen, wie dies im neuen Patentanspruch angegeben ist. Dabei wird insbesondere sichergestellt, daß die Zentraleinheit eine Schreib/Leseoperation in richtiger Zeitsteuerung durch eine geeignete Anzahl von zu der Zentraleinheit gespeisten Wartesignalen gewähr­ leistet, selbst wenn eine Lese/Schreiboperation während der vorhergehenden Lese/Schreiboperation auftreten soll­ te.

Die erfindungsgemäße Speicher-Steuervorrichtung zeich­ net sich durch eine hohe Datenübertragungsleistung aus, so daß sie besonders für ein Videotextsystem geeignet ist, bei welchem eine große Datenmenge schnell ausge­ lesen und eingeschrieben werden soll.

Im folgenden ist eine bevorzugte Ausführungsform der Erfin­ dung im Vergleich zum Stand der Technik anhand der Zeich­ nung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer herkömmlichen Speicher- Steuervorrichtung,

Fig. 2A und 2B Adreßkarten oder -pläne zur Erläuterung der Arbeitsweise der Vorrichtung nach Fig. 1,

Fig. 3 ein Blockschaltbild einer Speicher-Steuervorrichtung gemäß der Erfindung,

Fig. 4 einen Adreßplan zur Erläuterung der Arbeitsweise der Vorrichtung nach Fig. 3,

Fig. 5 ein Blockschaltbild einer Ausführungsform der Speicher- Steuervorrichtung gemäß der Erfindung,

Fig. 6A bis 6M, 8A bis 8H, 11A bis 11M und 12A bis 12K Zeitsteuerdiagramme zur Erläuterung der jeweiligen Arbeitsweise der betreffenden Teile bei der Aus­ führungsform nach Fig. 5 und

Fig. 7, 9, 10 und 13 detaillierte Schaltbilder der betref­ fenden Teile bei der Ausführungsform nach Fig. 5.

Im folgenden ist zunächst das der Erfindung zugrundeliegen­ de Prinzip erläutert. Die Erfindung zielt insbesondere auf die Verbesserung der oben unter 2. beschriebenen Methode oder Technik (Methode (2)) ab.

Diese Methode (2) wendet ein Weg-Übertragungssystem für Datenübertragung zwischen einer Zentraleinheit (CPU) und einem Speicher an.

Fig. 1 veranschaulicht schematisch eine herkömmliche Speicher- Steuervorrichtung unter Anwendung des Weg-Über­ tragungssystems. Um bei der Vorrichtung nach Fig. 1 Daten in einen Bildspeicher 8 einzuschreiben, überträgt eine Zentralein­ heit (CPU) 7 nach dem Weg-Übertragungssystem alle Adres­ sen, zu denen ein Zugriff hergestellt werden soll, und alle Daten zu einem (X, Y)-Adreßregister 4 und einem Ein­ schreibdatenregister 5 in einer Wiedergabesteuer­ einheit 3 nur über einen Datenbus (D-Bus). In Fig. 1 sind mit 2a ein Programm-Festwertspeicher oder -ROM der Zentral­ einheit 7 und mit 2b ein Arbeits-Randomspeicher oder -RAM zum Ausführen von Arbeiten, einschließlich Übertragungs­ adreß-Management bei einer Unterbrechungsverarbeitung oder dgl., bezeichnet. Die Zentraleinheit 7 liefert ein Chip- Freigabesignal von einem nicht dargestellten Adreßdecodie­ rer zum Arbeits-RAM 2b, und sie liefert eine Adreßdaten­ einheit über einen Adreß-Bus (A-Bus) zum Arbeits-RAM 2b. Die Steuereinheit 3 umfaßt einen Wiedergabeadreßgenerator 16, einen Schalter 17 und einen RGB-Decodierer 1 zwischen ihren Registern und dem Bildspeicher 8. Der Decodierer 1 ist mit einer externen Monitor-Kathodenstrahlröhre (CRT) 6 ver­ bunden. Es ist zu beachten, daß Fig. 1 hauptsächlich eine Dateneinlesesequenz veranschaulicht, während eine Daten­ auslesesequenz dabei weggelassen ist.

Die Fig. 2A und 2B sind Adreßpläne bei der be­ schriebenen herkömmlichen Vorrichtung zur Darstellung eines Speicheradreßbereichs (Fig. 2A) und eines Ein/Ausgabe- Adreßbereichs (Fig. 2B). Im Speicheradreßbereich (Fig. 2A) bei einer Vorrichtung dieser Art ist normalerweise dem ROM 2a und dem Arbeits-RAM 2b jeweils ein Bereich von 32 Kbyte zugewiesen. Der Bildspeicher ist in einem anderen Speicherbereich über den Speicheradreßraum angeordnet. Der Bildspeicher braucht somit nicht in einem Adreßplan an oder bei der Zentraleinheit 7 angeord­ net zu sein. Dies ist deshalb der Fall, weil bei dieser herkömmlichen Vorrichtung die Datenübertragung nach dem Weg-Über­ tragungssystem erfolgt. Demzufolge ist ein Speicher von 64 Kbyte für Mehrzweck- oder Universalverwendung vollstän­ dig vom ROM 2a und vom Arbeits-RAM 2b belegt. Zusätzlich muß ein Speicherbereich für den Bildspeicher 8 vorgesehen sein.

Zur Ausführung einer Arbeitsroutine mit Übertragungsadreß-Management, ausgeführt in der Unterbre­ chungsverarbeitung durch den Arbeits-RAM 2b, müssen somit zusätzliche Adreßbereiche vorgesehen sein, wobei die Soft­ ware überladen ist.

Mit der nachstehend zunächst allgemein beschriebenen Erfin­ dung werden nun die vorstehend geschilderten Mängel bei der herkömmlichen Vorrichtung ausgeschaltet. Gemäß Fig. 3 umfaßt die Vorrichtung neben den in Fig. 3 dargestellten Teilen oder Einheiten eine Wartesteuereinheit 3b aus einem Zeittaktsignalgenerator 10 zum Erzeugen eines Systemtakts zur Zentraleinheit 7, einen Zustandsdetektor 12 zum Erfassen eines augenblicklichen Zustands der Zentral­ einheit 7 nach Maßgabe eines Steuersignals (z. B. eines RD-, WR- oder MREQ-Signals) von der Zentraleinheit 7 sowie einen Wartesignalgenerator 11 zum Erzeugen eines optimalen Warte­ signals. Bei der Vorrichtung gemäß Fig. 3 wird das Weg-Übertragungs­ system nicht angewandt. Die Zentraleinheit 7 überträgt da­ her Daten unabhängig zum Adreßregister 4 und zu einem Einschreibdatenregister 5 in der Wiedergabesteuer­ einheit 3a über einen Adreß-Bus (A-Bus) bzw. einen Daten-Bus (D-Bus). Darüber hinaus erzeugt die Wartesteuereinheit 3b bei Datenübertragung ein optimales Warte­ signal. Es braucht daher nicht ein eine große Kapa­ zität besitzender Arbeits-RAM von 32 Kbyte vorgesehen zu sein, um das Übertragungsadreß-Management bei der Unter­ brechungsverarbeitung durchzuführen.

Bei der beschriebenen Vorrichtung erzeugt der Generator 10 Taktsignale für die Zentraleinheit 7, und er kann einen Zustand jedes Taktsignals prüfen. Der Generator 10 kann somit eine Beziehung zwischen der Zugriffsperiode, in wel­ cher die Zentraleinheit 7 einen Zugriff zum Bildspeicher 8 herstellen kann, und den Takten oder Taktsignalen der Zentraleinheit 7 prüfen. Zusätzlich kann der Zustandsdetek­ tor 12 den Zustand der Zentraleinheit 7 prüfen, d. h. der Zustand der Zentraleinheit 7 kann in einer durch die Speichersteuereinheit erzeugten oder vorgegebenen Zu­ griffsperiode für die Zentraleinheit 7 erfaßt werden. Wenn somit die Zentraleinheit 7 einen Zugriff zum Bildspei­ cher 8 herstellt, kann der Wartesignalgenerator 11 ein optimales Wartesignal zur Zentraleinheit 7 liefern. Infolge­ dessen kann auch beim Videotext-System o. dgl., bei dem eine große Datenmenge aus dem Bildspeicher 8 ausgelesen und in diesen eingelesen wird, die Datenübertragung wirksam innerhalb einer kurzen Zugriffsperiode ausgeführt werden, ohne daß ein zusätzlicher Speicheradreßbereich vor­ gesehen oder die Software vergrößert wird, wie dies beim herkömmlichen Weg-Übertragungssystem der Fall ist.

Fig. 4 veranschaulicht Speicheradreßbereiche als einen Adressenplan bei der Vorrichtung gemäß Fig. 3, wenn die­ se auf das Videotext-System angewandt ist. Bei Verwendung eines Speichers von 64 Kbyte werden die einer oberen Hälfte 0000H bis 8000H entsprechenden 32 Kbyte dem Festwertspeicher bzw. ROM 2a und die restlichen 32 Kbyte, entsprechend einer unteren Hälfte 8000H bis FFFFH, dem Bildspeicher 8 für zwei Bildfelder, d. h. ein Codebild­ feld und ein Musterbildfeld, zugewiesen. Dies ist deshalb der Fall, weil die Datenübertragung nicht nach dem Weg- Übertragungssystem erfolgt, sondern ein Bildspeicherbereich unmittelbar auf dem Adreßbereich der Zentraleinheit 7 gebil­ det werden kann. Da im Bildspeicherbereich zumindest ein Leerbereich von 4 Kbyte gebildet ist, kann dieser Leerbereich für einen beliebigen anderen Randomspei­ cher benutzt werden. Unter der Voraussetzung, daß ein Wie­ dergabebereich 256 Punkte × 256 Linien bzw. Zeilen umfaßt, ist damit in jedem Bildfeldbereich eine Farbeinheit ein Einheitsblock von 4 × 4, jede FG- und BG- Einheit für Farbe umfaßt 4 Bits, und ein Datenattribut (DA) umfaßt 4 Bits. Wenn in diesem Fall ein Punktmuster (DP) 8 Kbyte beträgt, und FG 2 Kbyte, BG 2 Kbyte und Datenüber­ lagerung (DA) 2 Kbyte betragen, sind nur 14 Kbyte für jeden Bildfeldbereich erforderlich, d. h. es werden insgesamt nur 28 Kbyte benötigt. Da jedoch tatsäch­ lich ein effektiver Wiedergabebereich nur 248 Punkte × 204 Zeilen zu umfassen braucht, ist ein Leerbereich größer. Es ist zu beachten, daß in Fig. 3 nur eine Dateneinschreib­ sequenz dargestellt ist, während eine Datenauslesesequenz zur Vereinfachung der Darstellung weggelassen ist. Die Da­ tenauslesesequenz wird jedoch in Verbindung mit der zu be­ schreibenden Ausführungsform erläutert werden und ist für den Fachmann anhand des Dateneinschreibsystems ohne weite­ res verständlich.

Im folgenden ist eine Ausführungsform der erfindungsgemäßen Speicher-Steuervorrichtung anhand der Zeichnung im einzelnen beschrieben.

Fig. 5 veranschaulicht eine Ausführungsform der Erfindung, bei welcher eine Zentraleinheit (CPU) 7 zur Herstellung eines Zugriffs zum Bildspeicher 8 für die Durchführung einer Datenlese/Einschreibeoperation vorgesehen ist. Ein Takt CCK für die Zentraleinheit 7 wird durch den Zeittaktsignal­ generator 10 auf der Basis eines vom Taktgenerator 9 erzeugten Systemtakts SCK erzeugt. Der Wartesignalgenera­ tor 11 dient zum Prüfen eines Zustands der Zentraleinheit 7 und zum Erzeugen eines optimalen Wartesignals WAIT auf der Grundlage eines von der Zentraleinheit 7, wenn diese einen Zugriff zum Bildspeicher 8 herstellt, gelieferten Steuersignals. Einschreib- und Lesedetek­ toren 12 bzw. 13 dienen zur Feststellung oder Erfassung, daß die Zentraleinheit 7 die Einschreib- bzw. Ausleseopera­ tionen durchführt. Ein Adreßverriegelungskreis 15 verrie­ gelt die von der Zentraleinheit 7 über einen CPU-Adreßbus ausgegebenen Adressen A0 bis A15 mittels eines Ausgangs­ signals von einem NOR-Glied 14. Diese Zugriffsadressen werden durch einen Adreßschalter 17 auf von einem Wider­ gabeadreßgenerator 16 gelieferte Wiedergabeadressen umge­ schaltet und über einen Speicheradreßbus zum Bildspeicher 8 geliefert. Ein Einschreibdatenverriegelungskreis 18 dient zum Verriegeln der von der Zentraleinheit 7 über einen CPU-Datenbus ausgegebenen Einschreibdaten. Wenn ein Puffer 19 aktiviert oder freigegeben ist, werden die verriegelten Einschreibdaten über einen Speicherdatenbus zum Bildspeicher 8 geliefert. Ein Lesedatenverriegelungskreis 20 dient zum Verriegeln der über den Speicherdatenbus aus dem Bildspeicher 8 ausgelesenen Daten. Wenn ein Puffer 21 akti­ viert oder freigegeben ist, werden verriegelte Lesedaten durch die Zentraleinheit 7 über den CPU-Datenbus ausgele­ sen.

Im folgenden ist die Arbeitsweise der vorstehend beschrie­ benen Ausführungsform erläutert. Die Fig. 6A bis 6M sind Zeitsteuerdiagramme zur Erläuterung der Arbeitsweise des Zeittaktsignal­ generators 10 gemäß Fig. 5. Die gestrichelten Linien in den Fig. 6K und 6L geben dabei Zeitpunkte oder Zeittakte an, zu bzw. mit denen die Einschreibdaten von der Zentraleinheit 7 tatsächlich eingeschrieben werden.

Bei dieser Ausführungsform wird ein Takt 4 fsc (≒ 14,32 MHz), der das 4fache der Farbhilfsträgerfrequenz fsc be­ trägt, ein Systemtakt SCK (Fig. 6A). Wie aus den Fig. 6A bis 6M hervorgeht, entspricht eine 8 Takte CCK umfassende Periode (entsprechend einer 8-Punkte-Periode der Wieder­ gabedaten) von ⁸/₅ fsc (Fig. 6B) der 20 Takte umfassen­ den Periode des Takts SCK von 4 fsc. Wie in Entsprechung zu einer Adreßperiode gemäß Fig. 6C dargestellt ist, ent­ spricht unter der Voraussetzung, daß eine 2 Takte umfassen­ de Periode (≒ 140 ns) des Takts SCK eine Grund­ einheit ist, die 8 Punkte umfassende Periode der Wieder­ gabedaten 10 Grundeinheiten. Da beim Videotext-System jedes der Code- und Musterbildfelder durch Daten von 4 Typen gebildet ist (d. h. FG-Farbe, BG-Farbe, Überlagerung (DA) und Punktmuster (DP)), müssen in der Periode von 8 Punkten dabei 8 Punktdaten von 8 Arten ausgelesen werden. Aus diesem Grund werden periodisch zwei zusätzliche Grundeinheiten erzeugt. Diese beiden, periodisch erzeugten zusätzlichen Grundeinheiten sind nachstehend als Zugriffs­ periode ACC beschrieben, in welcher die Zentraleinheit 7 einen Zugriff zum Bildspeicher 8 herstellen kann.

Zum Erzeugen verschiedener, noch zu beschreibender Signale zusätzlich zum Takt SCK ist der Zeittaktsignalgenerator 10 gemäß Fig. 7 aus zwei 10-Bit-Schieberegistern 30 und 31 gebildet. Ein NOR-Glied 32 initialisiert das Register 30. Vom Zeittaktsignalgenerator 10 erzeugte Signale WLP1 bis WLP4 (Fig. 6D bis 6G) werden dem noch näher zu beschreibenden Wartesignalgenerator 11 zugeführt und als Bezugsverriegelungsimpulse zum Prüfen eines Zustands der Zentraleinheit 7 benutzt. Ein Signal SF9 (Fig. 6H) repräsentiert einen Startzeittakt der Periode ACC. Ein Signal SF10 (Fig. 6I) dient als Verriegelungsimpuls zum Verriegeln der aus dem Bildspeicher 8 zum Verriegelungs­ kreis 20 ausgelesenen Daten. Ein Signal SW5 (Fig. 6J) ist ein Schaltimpuls für den Umschalter 17 zum Wählen der Zentraleinheit 7 in der Periode ACC. Ein Signal WOE (Fig. 6K) ist ein Einschreibausgabe-Freigabesignal zum Öffnen des Puffers 19 in der Periode ACC, wenn sich die Zentraleinheit 7 in einem Einschreiboperationsmodus befin­ det. Signale AGR2 und AGR1 (Fig. 6L und 6M) werden dem noch näher zu beschreibenden Detektor 12 zugeführt und zur Bestimmung, daß sich die Zentraleinheit 7 im Einschreiboperationsmodus befindet, benutzt.

Im folgenden ist eine beim Einschreiben von Daten durch die Zentraleinheit 7 in den Bildspeicher 8 durchgeführte Operation erläutert. Die Fig. 8A bis 8H sind Zeitsteuerdia­ gramme zur Erläuterung dieser Operation der Zentraleinheit 7.

• 1. Einschreibadressen A0 bis A15 von der Zentraleinheit 7 werden durch den Verriegelungskreis 15 über den CPU- Adreßbus unter Verwendung eines Signals (Fig. 8C) von der Zentraleinheit 7 als Verriegelungsimpuls verrie­ gelt. In diesem Fall werden die Adressen verriegelt, wenn das Signal von der Zentraleinheit 7 auf den niedrigen Pegel "L" übergeht, und zwar über das NOR- Glied 14. Das an die andere Eingangsklemme des NOR-Glieds 14 vom Detektor 13 her angelegte Signal WACC1 besitzt normalerweise den Pegel "L".
• 2. Wenn ein Signal (Fig. 8G) von der Zentraleinheit 7 ansteigt, werden von der Zentraleinheit 7 über den CPU- Datenbus ausgegebene Einschreibdaten im Verriegelungs­ kreis 18 gespeichert.
• 3. Wenn die Zentraleinheit 7 diese Einschreiboperation durch­ führt, erfaßt der Detektor 12 diese Operation unter Aus­ gabe von Signalen WACC1 und WACC2.

Die in Fig. 9 dargestellte Anordnung des Detektors 12 ist nachstehend im einzelnen erläutert. Bei dieser Ausführungs­ form wird die untere Hälfte 8000H bis FFFFH von 64 Kbytes (16 Zeilen von A0 bis A15) als Bereich für den oben beschrie­ benen Bildspeicher 8 benutzt. Wenn daher das durch den Ver­ riegelungskreis 15 verriegelte Signal A 15′ den hohen Pe­ gel "H" besitzt und der Bildspeicher 8 der Einschreibopera­ tion unterworfen ist, geht ein Q-Ausgangssignal (Signal WACC1) eines D-Flipflops 51 auf den Pegel "H" über. Dieses Signal des Pegels "H" wird zu einem D-Flipflop 52 durch ein Signal SF9 verriegelt, welches den Beginn der Periode ACC repräsentiert, und das Signal WACC2 geht auf den Pegel "H" über. Das Signal WACC1 wird auf den Pegel "L" durch das Signal AGR2 zurückgeführt, das ausgegeben wird, wenn das Signal WACC2 auf den Pegel "H" übergeht (d. h. der Bild­ speicher 8 unterliegt der Einschreiboperation). Das Signal WACC2 wird durch das Signal AGR1 auf den Pegel "L" zurück­ geführt, nachdem das Signal WACC1 auf den Pegel "L" über­ geht. Einschreibadresse und -daten werden dem Bildspeicher 8 vom Schalter 17 und vom Puffer 19 während der Periode ACC zugeliefert, um damit die Daten einzuschreiben.

Da das Signal WACC1 den Pegel "H" annimmt, wenn die Zen­ traleinheit 7 die Daten in den Bildspeicher 8 einzuschrei­ ben beginnt, nimmt der Verriegelungsimpuls (vom NOR-Glied 14 ausgegeben) vom Verriegelungskreis 15 den Pegel "L" an, und die Einschreibadresse wird gehalten oder gespeichert, auch wenn CPU-Adreßimpulse A0 bis A15 geändert werden. Diese Adresse wird gehalten, bis die Daten in den Bildspei­ cher 8 eingeschrieben sind. Nach dem Einschreiben der Da­ ten geht das Signal WACC auf den Pegel "L" über. Dies be­ deutet, daß das Signal WACC1 anzeigt, daß die Einschreib­ operation der Zentraleinheit 7 beendet ist, während das Signal WACC2 angibt, daß die Einschreiboperation durchge­ führt wird.

• 4. Wenn die Einschreiboperation fortlaufend durchgeführt werden soll, liefert der Wartesignalgenerator 11 das Signal . Diese Operation ist nachstehend erläutert.

Fig. 10 veranschaulicht die Anordnung bzw. den Schal­ tungsaufbau des Wartesignalgenerators 11; die Fig. 11A bis 11M sind Zeitsteuerdiagramme. Gemäß Fig. 10 ist dabei ein Wartesignalgenerator vorgesehen, der elf Flipflops FF1 bis FF11 und neun NAND-Glieder NAND1 bis NAND9 umfaßt und der während einer Ausleseoperation arbeitet.

In den Fig. 8A und 11D bis 11G repräsentieren die Sym­ bole T1, T2 und T3 die Zustände der Zentraleinheit 7, während das Symbol Tw für einen Wartezustand der Zentral­ einheit 7 steht. Gemäß den Zeitsteuerdiagrammen nach den Fig. 8A bis 8H tritt ein Anstieg des Signals von der Zentraleinheit 7, welches der Erfassung oder Fest­ stellung der Einschreiboperation entspricht, synchron mit dem Abfall des Takts T3 auf. Daher wird im Zeittakt gemäß Fig. 11D eine Einschreiboperation, die beim ersten Takt T3 auftritt, in der Zugriffsperiode ACC1 verarbeitet, während eine Einschreiboperation, beim nächsten Takt T3 in der nächsten Zugriffsperiode verar­ beitet wird. Wenn daher die Einschreiboperation im Zeit­ takt gemäß Fig. 11D andauert, braucht das Signal nicht erzeugt zu werden.

Zu einem Zeitpunkt gemäß Fig. 11E wird eine beim ersten Takt T3 auftretende Einschreibopera­ tion in der Periode ACC1 verarbeitet. Wenn in diesem Fall die nächste Einschreiboperation er­ folgt, erfolgt die nächste Einschreiboperation, bevor die erste Einschreiboperation vollständig verarbeitet oder abgearbeitet ist. Dies ist deshalb der Fall, weil der Takt T3 auf Tw gemäß Fig. 11E gesetzt ist. Aus diesem Grund wird das Signal erzeugt, um in dieser Periode den Wartetakt Tw einzufügen.

Auf ähnliche Weise kann durch Einfügen von zwei und drei Takten Tw gemäß Fig. 11F bzw. 11G die Einschreiboperation in einem geeigneten Zeittakt abgearbeitet werden. Gemäß Fig. 11G wird dabei der Takt zur Erzielung eines Verzögerungszeitspielraums eingefügt oder eingesetzt.

Zur Erzeugung des Signals tastet der Wartesignalgenerator 11 Steuersignale (Signale , und ) von der Zentral­ einheit 7 zu geeigneten Zeitpunkten oder mit geeigneten Zeittakten ab, um einen Zustand der Zentraleinheit 7 zu prüfen. Diese Abtastimpulse sind Signale WLP1 bis WLP4 vom Zeittaktsignal­ generator 10 gemäß Fig. 6D bis 6G. Gemäß den Fig. 11K bis 11M werden die Steuersignale von der Zentraleinheit 7 zu den Zeitpunkten und abgetastet. Das Auftreten bzw. Durchführen der Einschreiboperation wird erfaßt, wenn = "H" und = "H" zum Zeitpunkt und wenn = "L", = "H" und = "H" zum Zeitpunkt . In die­ sem Fall geht das Signal in einem Zustand T1 auf den Pegel "L" über. Bei dieser Ausführungsform wird ein Warte­ zustand der Zentraleinheit 7 in bezug auf den Abfall des Taktes T2 definiert. Die Fig. 11K bis 11M entsprechen den Fig. 11E bis 11G. Wenn daher die Einschreiboperation zu einem Zeitpunkt gemäß Fig. 11K erfaßt wird, wird das Signal zum Erzeugen eines Takts Tw erzeugt. Wenn die Einschreiboperation zu den Zeitpunkten gemäß den Fig. 11L und 11M erfaßt wird, wird das Signal erzeugt, um zwei bzw. drei Takte Tw zu erzeugen. Der Wartezustand wird aufgehoben durch Rücksetzen der D-Verriegelung durch das Verriegelungssignal zum Zeitpunkt bzw. im Zeittakt des Signals SF9. Zusätzlich kann in der Einschreiboperation das Signal erzeugt werden, wenn das Signal WACC1 den Pegel "H" besitzt (d. h. wenn die Einschreiboperation nicht vollständig abgearbeitet ist) und die nächste Einschreib­ operation eingeleitet wird. Das Signal wird somit durch das Signal WACC1 torgeschaltet bzw. durch­ getastet und ausgegeben.

Im folgenden ist eine Operation beschrieben, die dann aus­ geführt wird, wenn die Zentraleinheit 7 Daten aus dem Bild­ speicher 8 ausliest. Die Fig. 8A bis 8H sind Zeitsteuer­ diagramme von Steuersignalen der Zentraleinheit 7 in der Leseoperation. Die Fig. 12A bis 12K sind Zeit­ steuerdiagramme für die beschriebene Ausführungsform in der Leseoperation. Fig. 10 veranschaulicht einen -Si­ gnalgenerator. Es ist darauf hinzuweisen, daß das Signal auf dieselbe Weise wie in der Einschreiboperation er­ zeugt wird, so daß auf eine nochmalige genaue Beschreibung verzichtet werden kann.

Zum Auslesen von Daten gibt die Zentraleinheit (CPU) 7 Da­ ten aus, wenn das Signal ansteigt. Der Anstieg des Si­ gnals erfolgt synchron mit dem Abfall des Takts T3. Bei Durchführung der Leseoperation wird daher das Si­ gnal erzeugt, so daß der Takt T3 die Periode ACC kreuzt bzw. durchläuft. Daten vom Speicherdatenbus werden zum Verriegelungskreis 20 gemäß Fig. 5 zu einem Zeitpunkt bzw. mit einem Zeittakt des Signals SF10 verriegelt (Zu­ griffsperiode ist beendet). Gemäß Fig. 13 erzeugt der De­ tektor 13 ein Signal, das synchron mit dem Signal freigegeben wird, wenn die Zentraleinheit 7 einen Zu­ griff zum Bildspeicherbereich (8000H bis 0FFFFH) herstellt. Zu diesem Zeitpunkt wird der Puffer 21 zum Ausgeben von Daten zum Datenbus der Zentraleinheit 7 freigegeben oder aktiviert.

Da bei der beschriebenen Ausführungsform ein optimales Wartesignal in Übereinstimmung mit einem Zustand der Zen­ traleinheit 7 in bezug auf eine Zugriffsperiode ACC erzeugt werden kann, kann die Datenübertragung wirksam bzw. wirt­ schaftlich durchgeführt werden. Außerdem kann die Zentral­ einheit 7 offensichtlich einen direkten Zugriff zum Bild­ speicher 8 herstellen, ohne daß ein Arbeits-RAM für her­ kömmliches Übertragungsadreß-Management vorgesehen zu sein braucht. Infolgedessen kann die Größe der Software für Datenübertragungsverarbeitung verringert sein.

Weiterhin wird der CPU-Takt vom Taktsignal­ generator geliefert, wobei ein Zustand (z. B. T1, T2 und T3) des Takts durch den Zustandsdetektor geprüft werden kann. Aus diesem Grund tastet der Zustandsdetektor die Steuer­ signale (z. B. Signale , und ) der Zentraleinheit 7 so ab, daß der Wartesignalgenerator 11 ein optimales Signal liefert. Demzufolge kann die Datenübertragung bzw. der Datenaustausch auch beim Videotext-System wirksam durch­ geführt werden, bei dem ein Zugriff zu einer großen Daten­ menge bezüglich des Bildspeichers 8 möglich ist.

Claims (13)

1. Speicher-Steuervorrichtung für den Zugriff zu einem Bildspeicher (8) mit zwei Bildfeldern, um Video­ text-Signale, die jeweils in einem 4×2-Feld angeord­ nete 8-Punkt-Daten enthalten, über eine Zentraleinheit (7) in den Bildspeicher (8) zu schreiben bzw. aus dem Bildspeicher (8) zu lesen, umfassend:

• - einen System-Taktgenerator (9) zum Erzeugen eines System-Taktsignales (SCK) mit einer Frequenz, die ein ganzzahliges Vielfaches der Frequenz eines Farbhilfsträgers (fsc) beträgt, welcher in einem Videosignal enthalten ist, das die Videotext-Si­ gnale trägt, wobei zwei Taktimpulse des Systems eine Grundeinheit bilden,
• - einen Zeittaktsignalgenerator (10), der für beide Bildfelder der Videotext-Signale ein aus acht Zen­ traleinheit-Takten (CCK) gebildetes Zentralein­ heit-Taktsignal erzeugt, das den 8-Punkt-Daten entspricht und einen Zeitrahmen von zehn Grundein­ heiten ausfüllen, wobei der Zentraleinheit (7) eine Speicherzugriffsperiode (ACC) von einer Grundeinheit innerhalb jedes Bildfeldes zum Anzei­ gen von 4-Punkt-Daten zugewiesen ist und der Zeit­ taktsignalgenerator (10) einen ersten Bezugsim­ puls (WLP1-4) synchron mit dem Zentraleinheit- Taktsignal (CCK) zum Prüfen des Zustandes der Zentraleinheit (7) und einen zweiten Bezugsimpuls (SF9) als Startzeittakt der Speicherzugriffspe­ riode (ACC) für die Zentraleinheit (7) erzeugt,
• - einen Zentraleinheit-Zustandsdetektor (12) zum Erfassen einer Zeitsteuerung der Schreib/Leseope­ ration als einen Zentraleinheit-Betriebszustand gemäß einem von der Zentraleinheit (7) eingespei­ sten Zugriff-Steuersignal und dem durch den Zeit­ taktsignalgenerator (10) erzeugten ersten Bezugs­ impuls (WLP1-4),
• - einen Wartesignalgenerator (11) zum Erzeugen einer vorbestimmten Anzahl von null bis drei War­ tesignalen, deren jedes eine Warteoperation in einer Lese/Schreiboperation enthält, gemäß der Größe eines Spielraumes eines Intervalls zwischen der Lese/Schreiboperation-Zeitsteuerung und einer folgenden Speicherzugriffsperiode (ACC), um eine geeignete Anzahl von Wartesignalen zu der Zentral­ einheit (7) aufgrund des vom Zentraleinheit-Zu­ standsdetektor (12) erhaltenen Erfassungsergeb­ nisses zu speisen, so daß die Zentraleinheit (7) eine Schreib/Leseoperation in richtiger Zeitsteue­ rung durch eine vorbestimmte Anzahl von zu der Zentraleinheit (7) gespeisten Wartesignalen durch­ führt, selbst wenn eine Lese/Schreiboperation wäh­ rend der vorhergehenden Lese/Schreiboperation auf­ tritt, und
• - eine Freigabeeinheit (FF1-11) zum Freigeben der Erzeugung des Schreibsignales durchh den Wartesig­ nalgenerator (11) gemäß dem durch den Zeittakt­ signalgenerator (10) erzeugten zweiten Bezugsim­ puls (SF9).

2. Speicher-Steuervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bildspeicher (8) einen Adreßanschluß (A0 . . . A14) und einen Datenanschluß (D0 . . . D7) zum Schreiben/Lesen von zu verarbeiten­ den Daten hat, wobei diese Daten Daten verschiede­ ner Art aufweisen, die jeweils während einer vorbe­ stimmten Zeitdauer auftreten.

3. Speicher-Steuervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Zentraleinheit (7) einen Datenanschluß (D0 . . . D7) und einen Adreßanschluß (A0 . . . A15) zum voneinander unabhängigen Abgeben/ Empfangen der in den Bildspeicher (8) zu schreiben­ den bzw. aus ihm zu lesenden Daten sowie deren Adressen, einen Warteanschluß (WAIT) zum Empfangen der Wartesignale, einen Taktanschluß (CK) zum Emp­ fangen des Zentraleinheit-Taktsignals (CCK) mit einer Vielzahl von Zuständen einschließlich Perio­ den entsprechend der Periode der Daten und einer Zugriffsperiode für eine Schreib- oder Leseopera­ tion der Daten und einen vorbestimmten Steueran­ schluß (WR, RD, MREQ) zum Empfangen/Liefern eines vorbestimmten Steuersignales gemäß einem Programm zum Verarbeiten der Daten entsprechend der vorbe­ stimmten Periode und den Wartesignalen hat.

4. Speicher-Steuervorrichtung nach Anspruch 3, gekenn­ zeichnet durch eine Wiedergabesteuereinheit (3a), die ein Einschreibdatenregister (5; 18) und ein Adreßregister (4; 15) hat, die zwischen die Daten- bzw. Adreßanschlüsse der Zentraleinheit (7) und des Bildspeichers (8) geschaltet sind, wobei das Ein­ schreibdatenregister (5; 18) und das Adreßregister (4; 15) an die Steueranschlüsse (WR, MREQ) der Zen­ traleinheit (7) zur Verriegelung der Daten bzw. Adressen angeschlossen sind.

5. Speicher-Steuervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Daten acht Arten von Daten umfassen, wobei acht der zehn Grundeinheiten in einem Zentraleinheit-Taktsignalzyklus jeweils Anzei­ geperioden der acht Datenarten zugewiesen sind und die beiden restlichen Grundeinheiten den Zugriffs­ perioden (ACC) der Zentraleinheit (7) zugewiesen sind.

6. Speicher-Steuervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß eine Zugriffsperiode (ACC) der Zentraleinheit (7) nach den Anzeigeperioden der ersten vier Datenarten aus den acht Datenarten vor­ gesehen ist und eine Zugriffsperiode (ACC) der Zen­ traleinheit (7) nach den Anzeigeperioden der näch­ sten vier Datenarten vorgesehen ist.

7. Speicher-Steuervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Zeittaktsignalgenerator (10) als ersten Bezugsimpuls (WLP1-4) eine 4-Bit- Verriegelungsimpulsreihe erzeugt, in welcher jeder Impuls jeweils ein Intervall entsprechend der Länge von einer Grundeinheit ausfüllt und die Impulse je­ weils um einen Zentraleinheit-Takt (CCK) gegeneinan­ der versetzte Zeitmarken aufweisen.

8. Speicher-Steuervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Zentraleinheit-Zustandsde­ tektor (12) ein Steuersignal, das die Detektion einer Schreib- oder Leseoperation von der Zentral­ einheit (7) anzeigt, durch die 4-Bit-Verriegelungs­ impulsreihe abtastet.

9. Speicher-Steuervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Wartesignalgenerator (11) die Zahl der Wartesignale zwischen null und drei nach Maßgabe einer Größe eines Spielraums eines In­ tervalls zwischen einem Zustand der Zentraleinheit (7) und der Zugriffsperiode wählt, wenn der Zentral­ einheit-Zustandsdetektor (12) das Steuersignal ver­ riegelt.

10. Speicher-Steuervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der Bildspeicher (8) einem 32- Kbyte-Bereich von 8000H bis FFFFH eines 64-Kbyte- Speichers zugewiesen ist und ein restlicher 32- Kbyte-Speicherbereich einem Programm-Festwertspei­ cher (ROM) der Zentraleinheit (7) zugewiesen ist.

11. Speicher-Steuervorrichtung nach Anspruch 10, da­ durch gekennzeichnet, daß zumindest ein 4-Kbyte- Bereich der 32 Kbytes, denen der Bildspeicher (8) zugewiesen ist, einem beliebigen anderen Randomspei­ cher (RAM) zugewiesen ist.

12. Speicher-Steuervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Wiedergabesteuereinheit (3a) einen Wiedergabeadreßgenerator und einen Adreß­ schalter zum Schalten einer Anzeigeadresse vom Wie­ dergabeadreßgenerator und einer Anzeige von dem ver­ riegelbaren Adreßregister (4; 15) hat.

13. Speicher-Steuervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Zentraleinheit-Zustandsde­ tektor (12) mindestens eine der Schreib- und Lese­ operationen der Zentraleinheit (7) erfaßt.