DE3729494C2 - - Google Patents

Info

Publication number
DE3729494C2
DE3729494C2 DE3729494A DE3729494A DE3729494C2 DE 3729494 C2 DE3729494 C2 DE 3729494C2 DE 3729494 A DE3729494 A DE 3729494A DE 3729494 A DE3729494 A DE 3729494A DE 3729494 C2 DE3729494 C2 DE 3729494C2
Authority
DE
Germany
Prior art keywords
video signal
data
video
storage device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3729494A
Other languages
English (en)
Other versions
DE3729494A1 (de
DE3729494C3 (de
Inventor
Seiichiro Fukaya Saitama Jp Ohishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3729494A1 publication Critical patent/DE3729494A1/de
Application granted granted Critical
Publication of DE3729494C2 publication Critical patent/DE3729494C2/de
Publication of DE3729494C3 publication Critical patent/DE3729494C3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

Die Erfindung betrifft eine Einrichtung zur Speicherung von Videosignalen. Sie bezieht sich speziell auf eine Einrichtung zum Einschreiben und Auslesen von Videosignalen in einen bzw. aus einem Videosignalspeicher.
In jüngerer Zeit ist ein System zum Einspeichern eines Video­ signalgemisches in einen Speicher und zum Auslesen des Video­ signals aus dem Speicher auf dem Gebiet der Videoausrüstung, z. B. bei Fernsehempfängern, Videorekordern und dgl., in wei­ tem Umfang zur Anwendung gekommen. Bei diesem System verwendet man für das Einschreiben und Auslesen des Videosignalgemischs in den bzw. aus dem Speicher eine herkömmliche Videosignal- Speichereinrichtung für ein Videodaten-Display, wie es in Fig. 1 dargstellt ist.
Die in Fig. 1 dargestellte Anordnung nimmt über einen Ein­ gangsanschluß 10 ein Videosignalgemisch Vin (das im folgenden kurz als Videosignal bezeichnet wird) auf und führt es über einen (im folgenden kurz als A/D-Wandler bezeichneten) Analog- Digital-Wandler 14 zu einer Speichersteuerung 12. Diese ist über einen Speicherdatenbus 18 mit einem Speicher 16 verbun­ den. Zwischen der Speichersteuerung 12 und dem Speicher 16 verlaufen außerdem ein Adressendatenbus 20 und ein Betriebs­ art-Steuersignal-Bus 22. Die Speichersteuerung 12 ist ferner mit einem Ausgangsanschluß 24 verbunden, an den sie über einen (im folgenden kurz D/A-Wandler bezeichneten) Digital-Analog- Wandler 26 ein Ausgangsvideosignal Vout anliegt. Die Speicher­ steuerung enthält einen Adressengenerator 28, der aus einem Zähler 30 und einer Zeitsteuerung 32 besteht.
Im folgenden sei die Wirkungsweise der in Fig. 1 dargestell­ ten bekannten Videosignal-Speichereinrichtung erläutert:
Zum Einspeichern des Eingangs-Videosignals Vin in den Spei­ cher 16 oder zum Auslesen des Ausgangs-Videosignals Vout aus dem Speicher werden folgende Operationen ausgeführt. Die Ein­ gangs- und Ausgangsvideosignale der Videosignal-Speicherein­ richtung sind analoge Signale. Die Signalverarbeitung in der Videosignal-Speichereinrichtung ist jedoch digital. Deshalb wird das analoge Eingangsvideosignal Vin zunächst in dem A/D- Wandler 14 in ein digitales Videosignal DV 1 umgewandelt, bevor es zu der Speichersteuerung 12 gelangt. Umgekehrt wird ein zweites digitales Videosignal DV 2, das aus dem Speicher 16 ausgelesen wird, durch den D/A-Wandler 26 in das analoge Ausgangsvideosignal Vout umgewandelt, nachdem es die Speicher­ steuerung 12 verlassen hat. Die Umwandlung des Eingangsvideo­ signals Vin in das erste digitale Videosignal DV 1 erfolgt in dem A/D-Wandler 14 in üblicher Weise. Das Eingangsvideosignal Vin wird beispielsweise mit einer bestimmten Frequenz wieder­ holt abgetastet. Jeder Abtastwert des Eingangsvideosignals Vin wird sodann in das erste digitale Videosignal DV 1 digitali­ siert, das aus einer vorbestimmten Anzahl von Bits, z. B. aus N Bits besteht. Der D/A-Wandler 26 besitzt dieselbe Bit- Struktur, d. h. die N-Bit-Struktur des A/D-Wandlers 14.
Der Zähler 30 des Adressengenerators 28 führt eine Zählopera­ tion aus. Die Zähldaten CD des Zählers 30 werden der Zeit­ steuerung 32 zugeführt. Die zeitliche Lage der Zähldaten CD werden durch die Zeitsteuerung 32 justiert und dann dem Spei­ cher 16 als Adressendaten AD zugeführt. Die Zähldaten CD und die Adressendaten AD bestehen aus N Bits und entsprechen damit der Bitzahl des ersten digitalen Videosignals DV 1 und des zweiten digitalen Videosignals DV 2. Der Zähler 30 besitzt die N-Bit-Struktur, um Adressendaten AD mit jeweils N Bits zu er­ zeugen. Die Speichersteuerung 12 führt dem Speicher 16 über den Adressendatenbus 20 die von dem Adressengenerator 28 er­ zeugten Adressendaten AD zu.
Die Speichersteuerung 12 führt dem Speicher 16 über den Be­ triebsart-Steuersignalbus 22 ferner ein Betriebsart-Steuersig­ nal V/R zu, das einen Binärpegel, z.B. "1" oder einen anderen binären Pegel, z. B. "0" annehmen kann, je nachdem ob es sich um den Einschreibmodus oder den Auslesemodus handelt.
Das erste digitale Videosignal DV 1 und das zweite digitale Videosignal DV 2 werden nach Maßgabe der Adressendaten AD in den Speicher 16 eingelesen bzw. aus ihm ausgelesen. Die Adres­ sendaten AD bestimmen die Adressen des Speichers 16 sowohl im Einschreib- als auch im Auslesemodus. Der Zähler 30 zählt se­ quentiell die Zähldaten CD aufwärts, so daß diese Zähldaten, d. h. die Adressendaten AD, sich von "000 . . . 0" bis "111 . . . 1" ändern, wobei diese Adressendaten AD jeweils aus N Bits be­ stehen. Die Zählerwerte "000 . . . 0" bis "111 . . . 1" entsprechen den Adressen des Speichers 16, so daß das erste digitale Videosignal DV 1 oder das zweite digitale Videosignal DV 2 und die Adressendaten AD in einer Beziehung zueinander stehen, wie sie in Fig. 2 und 3 dargestellt ist.
Wenn dem Speicher 16 ein Betriebsart-Steuersignal W/R mit dem Pegelwert "1" zugeführt wird, wird er dadurch in den Ein­ schreibmodus gesetzt. Im Einschreibmodus wird das Eingangs- Videosignal Vin dem A/D-Wandler 14 zugeführt und dort in das erste digitale Videosignal DV 1 umgewandelt. Dieses wird dann in der Speichersteuerung 12 so verarbeitet, daß aus ihm Ein­ schreibdaten WD entstehen, die für den Speicher 16 geeignet sind. Diese Einschreibdaten WD werden nach Maßgabe der Adres­ sendaten AD in den Speicher 16 eingeschrieben. In diesem Zeit­ punkt führt der Zähler 16 die Zähloperation aus, so daß dem Speicher 16 über den Adressendatenbus 20 nacheinander die Adressendaten AD "000 . . . 0" bis "111 . . . 1" zugeführt werden.
Wenn dem Speicher 16 ein Betriebsart-Steuersignal W/R mit dem Pegelwert "0" zugeführt wird, gelangt er in den Lesemodus. Bei dieser Betriebsart werden die Auslesedaten RD aus ihm nach Maßgabe der Adressendaten AD ausgelesen. In diesem Zeitpunkt führt der Zähler 30 ebenfalls eine Zähloperation aus, so daß die Adressendaten AD "000 . . . 0" bis "111 . . . 1" nacheinander über den Adressendatenbus 20 dem Speicher 16 zugeführt werden. Die Auslesedaten RD werden dann in der Speichersteuerung 12 so verarbeitet, daß aus ihnen das zweite digitale Videosignal DV 2 entsteht. Dieses wird dem D/A-Wandler 26 zugeführt und dann in diesem in das Ausgangsvideosignal Vout umgewandelt, das an dem Ausgangsanschluß 24 zur Verfügung steht.
Bei dieser bekannten Videosignal-Speichereinrichtung wird die ganze Teilbildperiode des Videosignals in dem Speicher abge­ speichert. Die Teilbildperiode besteht aus einem Anteil T 1, die aus dem auf dem Display dargestellten Teil des Videosig­ nals besteht, und einer Austastlücke T 2, die dem Anteil des Videosignals entspricht, der nicht dargestellt wird. Mit ande­ ren Worten, es muß ein Speicher vorgesehen sein, der das ganze Videosignal speichert einschließlich des "ungültigen" Video­ signals in der Austastlücke jedes Teilbildes sowie als "gül­ tiges" Videosignal denjenigen Teil, der der Darstellungsperio­ de des Teilbildes entspricht. Herkömmliche Videosignal-Spei­ chereinrichtungen benötigen deshalb eine wesentlich größere Speicherkapazität, um das Videosignal während der ganzen Teil­ periode zu speichern. Derjenige Teil der Speicherkapazität, der der Austastlücke entspricht, wird dabei "verschwendet". Infolgedessen ist der effektive Ausnutzungsgrad der Speicher­ kapazität bei bekannten Videosignal-Speichereinrichtungen re­ duziert.
Aus "radio fernsehen elektronik" (1984), Heft 10, Seiten 637, 638 und 651 bis 653, ist es bekannt, Horizontal- und Vertikalaustastlücken vom Digitalsignal nicht verwenden zu müssen, jedoch dient diese Angabe nicht zur Vergrößerung eines Ausnutzungsgrads einer Speichereinrichtung.
Der Erfindung liegt die Aufgabe zugrunde, eine Videosignal- Speichereinrichtung zu schaffen, in der ein Speicher mit ver­ gleichsweise kleiner Speicherkapazität zur Speicherung eines Videosignals verwendet werden kann und der effektive Ausnut­ zungsgrad der Speicherkapazität vergrößert ist, indem das Einschreiben des den Austastlücken entsprechenden Teils des Videosignals vermieden wird, insgesamt also die für die Spei­ cherung eines Videosignalgemischs erforderliche Speicherkapa­ zität verringert ist.
Diese Aufgabe wird gelöst durch eine Einrichtung mit den Merkmalen des Patentanspruchs 1.
Die erfindungsgemäße Einrichtung nimmt ein Videosignal auf, das den Videodaten in aufeinanderfolgenden Teilbildern einer vorgeschriebenen Teilbildperiode entspricht, wobei jede Teil­ bildperiode eine Darstellungsperiode enthält, die einem Anteil des Teilbilds entspricht, der auf dem Display dargestellt wird, und einer Austastlücke, die dem verbleibenden Teil des Teilbilds entspricht. Das System besitzt einen Adressengenera­ tor zur Erzeugung von Adressendaten, die den von der Einrich­ tung aufgenommenen Videosignalen während der Darstellungs­ periode entsprechen, und eine Speichervorrichtung zur Spei­ cherung nur derjenigen Videodaten, die den Videosignalen in der Darstellungsperiode entsprechen, wobei diese Speicherung nach Maßgabe der entsprechenden Adressendaten des Adressen­ generators erfolgt, wodurch der effektive Ausnutzungsgrad des Speichers vergrößert wird.
Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert.
Fig. 1 zeigt ein Blockschaltbild einer bekannten Videosignal- Speichereinrichtung.
Fig. 2 zeigt ein Diagramm zur Veranschaulichung der Beziehung zwischen dem Eingangsvideosignal und den Adressendaten und zur Erläuterung der Wirkungsweise der Schaltung von Fig. 1 in dem Schreibmodus.
Fig. 3 zeigt ein Diagramm zur Veranschaulichung der Beziehung zwischen dem Ausgangsvideosignal und den Adressendaten zur Erläuterung der Arbeitsweise der Schaltung von Fig. 1 in dem Auslesemodus.
Fig. 4 zeigt ein Blockschaltbild einer Videosignal-Speicher­ einrichtung nach einem Ausführungsbeispiel der Erfin­ dung.
Fig. 6 zeigt ein Diagramm zur Erläuterung der Beziehung zwi­ schen dem Eingangsvideosignal und den Adressendaten und zur Erläuterung der Arbeitsweise der Schaltung von Fig. 4 in dem Auslesemodus.
Fig. 7 zeigt ein Beispiel eines Bildes, das auf einem Bild­ schirm mit Hilfe der erfindungsgemäßen Videosignal- Speichereinrichtung dargestellt wird.
Die im folgenden gegebene Beschreibung der Erfindung nimmt Be­ zug auf Fig. 4 bis 7.
Fig. 4 zeigt ein Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Videosignal-Speichereinrichtung für eine Videodaten-Displayvorrichtung. Die Displayvorrichtung nimmt ein Videosignal auf, das den Videodaten in aufeinanderfolgen­ den Teilbildern einer vorgeschriebenen Teilbildperiode ent­ spricht, wobei jede Teilbildperiode eine Darstellungsperiode enthält, die einem Abschnitt des Teilbildes entspricht, der durch die Displayvorrichtung dargestellt wird, sowie einer Austastlücke, die dem übrigen Teil des Teilbildes entspricht.
Ein Eingangsanschluß 4 zur Aufnahme eines Eingangsvideosignals Vin ist über einen A/D-Wandler 14 mit einer Speichersteuerung 12 verbunden. Diese ist über einen Speicherdatenbus 18 mit einem Speicher 16 verbunden. Zwischen der Speichersteuerung 12 und dem Speicher 16 sind ferner ein Adressendatenbus 20 und ein Betriebsart-Steuersignalbus 22 vorgesehen. Die Speicher­ steuerung 12 ist außerdem mit einem Ausgangsanschluß 24 ver­ bunden, dem sie über einen D/A-Wandler 26 ein Ausgangsvideo­ signal Vout zuführt. In der Speichersteuerung 12 befindet sich ein Adressengenerator 28, der aus einem Zähler 30, einer Zeit­ steuerung 32 und einem ODER-Glied 34 besteht.
Die Schaltung von Fig. 4 unterscheidet sich darin von der Schaltung nach Fig. 1, daß in dem Adressengenerator 28 zwi­ schen dem Zähler 30 und der Zeitsteuerung 32 das ODER-Glied 34 angeordnet ist. Dieses ODER-Glied 34 besitzt zwei Eingänge, die mit denjenigen der den einzelnen Bits entsprechenden Aus­ gangsanschlüsse des Zählers 30 verbunden sind, die dem höchst­ wertigen Bit (das im folgenden kurz als MSB bezeichnet wird) bzw. dem den zweithöchsten Stellenwert repräsentierenden Bit (im folgenden kurz als SSB bezeichnet) zugeordnet ist. Der Ausgang des ODER-Glieds 34 ist mit dem dem MSB zugeordneten Eingangsanschluß der Zeitsteuerung 32 verbunden. Die Zahl der Binärstellen des Zählers 30 ist um ein Bit größer als dieje­ nige der Zeitsteuerung 32. Wenn die Zeitsteuerung 32 N Bits hat, hat die Zeitsteuerung 32 insgesamt N + 1 Bits. Infolge­ dessen sind das MSB und SSB des Zählers 30 über das ODER- Glied 34 mit dem MSB der Zeitsteuerung 32 verbunden. Die übrigen Bits des Zählers 30 sind direkt mit den entsprechen­ den Bits der Zeitsteuerung 32 verbunden. Die Schaltung von Fig. 4 unterscheidet sich ferner darin von derjenigen nach Fig. 1, daß die Kapazität des Speichers 16 nur zur Speiche­ rung der Videosignale in der Darstellungsperiode T 1 aus­ reicht.
Im folgenden sei die Wirkungsweise der Videosignal-Speicher­ einrichtung von Fig. 4 erläutert:
Für das Einspeichern des Eingangsvideosignals Vin in den Speicher 16 oder das Auslesen des Ausgangsvideosignals Vout aus dem Speicher werden folgende Operationen durchgeführt. Der A/D-Wandler 14, der Speicher 16 und der D/A-Wandler 26 ent­ sprechen in ihrer Schaltungsstruktur im wesentlichen den gleichnamigen Schaltungseinheiten von Fig. 1. Die Speicher­ steuerung 12 von Fig. 4 besitzt ebenfalls eine der Schaltung von Fig. 1 ähnliche Struktur mit Ausnahme des Adressengene­ rators 28. Deshalb wird die Wirkungsweise des Adressengene­ rators 28 im Detail erläutert, während die Erläuterung der den Schaltungsteilen von Fig. 1 gleichen oder ähnlichen Schal­ tungsteile nicht noch einmal wiederholt wird.
Anhand von Fig. 5 sei die Wirkungsweise bei dem Einschreiben des Eingangsvideosignals Vin in den Speicher 16 erläutert. Fig. 5 zeigt die Beziehung zwischen dem Eingangsvideosignal Vin und den Adressendaten AD. Die Bezugszeichen T 1 und T 2 ent­ sprechen der Darstellungsperiode bzw. der Austastlücke jedes Teilbildes des Eingangsvideosignals Vin. Die Austastlücke T 2 befindet sich unmitelbar vor dem Vertikalsynchronsignal VS. Der in der Darstellungsperiode T 1 liegende Teil des Eingangs­ videosignals Vin, d. h. das "gültige" Videosignal, wird auf einem Bildschirm oder dgl. dargestellt. Der in der Austast­ lücke liegende Teil des Eingangsvideosignals Vin, d. h. das "ungültige" Videosignal, erscheint hingegen nicht auf dem Bildschirm.
Wenn der Einschreibmodus eingestellt ist, wird der Zähler 30 des Adressengenerators 28 durch den Vertikalsynchronimpuls VS zurückgestellt, so daß die Zähldaten CD des Zählers 30 dem Anfangs-Bit-Zustand "000 . . . 0" entsprechen. Die Adressendaten AD mit jeweils N-Bits "000 . . . 0" bis "111 . . . 1" für den Spei­ cher 16 werden innerhalb einer begrenzten Zeitspanne erzeugt, die der Darstellungsperiode T 1 entspricht. Diese Adressen­ daten AD bestimmten die Adressen des Speichers 16 für das "gültige" Videosignal. Die Erzeugung dieser Daten geschieht in folgender Weise: Der Zähler 30 ist nur während der Darstel­ lungsperiode T 1 wirksam. In der Austastlücke T 2 ist seine Funktion unterbrochen. Das MSB des Zählers 30 ist während des Betriebs im Einscheibmodus fest geerdet. Das MSB des Zählers 30 wird dann während des Einschreibmodus auf "0" gehalten. Mit Ausnahme des MSB ändern sich die Zähldaten CD, d. h. die N Bits von dem LSB aus sequentiell von "000 . . . 0" bis "111 . . . 1". Die Adressendaten AD mit jeweils N-Bits ändern sich entsprechend der Zähldaten CD von "000 . . . 0" bis "111 . . . 1". Auf diese Weise wird das gültige Videosignal in der Darstellungsperiode T 1 in dem Speicher 16 gespeichert. Das ungültige Videosignal in der Austastlücke T 2 wird hingegen nicht in den Speicher 16 einge­ schrieben. Infolge dessen kann die Speicherkapazität des Spei­ chers 16 um den Betrag verringert sein, der anderenfalls für die Speicherung des ungültigen Videosignals in der Austast­ lücke erforderlich wäre.
Anhand von Fig. 6 sei nun die Wirkungsweise beim Auslesen des Ausgangsvideosignals Vout aus der Videosignal-Speichereinrich­ tung erläutert: Fig. 6 zeigt die Beziehung des Ausgangsvideo­ signals Vout zu den Zähldaten CD und den Adressendaten AD. In der Zeichnung sind die Darstellungsperiode und die Austast­ lücke jeden Teilbildes des Ausgangsvideosignals Vout wieder durch die Bezugszeichen T 1 bzw. T 2 gekennzeichnet.
Im Auslesemodus zählt der Zähler 30 sequentiell durch seinen gesamten Zählbereich, d. h. durch N + 1 Bits, aufwärts, so daß Zähldaten CD mit N + 1 Bits erzeugt werden. Deshalb sind bei diesem System in dem Zeitpunkt tm die für die Adressendaten AD (N-Bits) sämtlich gleich "1". Beim nächsten Taktimpuls ändern sich diese Bits alle in "0". Wie in Fig. 6 dargestellt, sind bei dem MSB des Speichers 16 ein Übertrag statt. Das das MSB des Zählers 30 über das ODER-Glied 34 dem MSB-Eingang der Zeitsteuerung 32 zugeführt wird, wird das MSB der Adressen­ daten AD auch nach dem Zeitpunkt tm auf "1" gehalten. Wie aus Fig. 6 hervorgeht, bezeichnen die Adressendaten AD von dem Zeitpunkt ts bis zu dem Zeitpunkt tm nacheinander die Adressen des Speichers 16, der das gültige Videosignal in der Darstel­ lungsperiode T 1 speichert. Von dem Zeitpunkt tm bis zu dem Zeitpunkt te bestimmen sie dann die Adressen der Austastlücke T 2, die in der Zeichnung gezeigt ist.
Wenn der Zeitpunkt te erreicht ist, wird der Zähler (insgesamt N + 1 Bits) durch ein Rücksetzsignal zurückgestellt. Es beginnt dann der beschriebene Vorgang von neuem. Es sei nun angenom­ men, daß beispielsweise die Daten für den Buchstaben "A" in dem Speicher 16 abgespeichert sind. Die oben beschriebene Ope­ ration bewirkt dann die in Fig. 6 gezeigte Darstellung. Wäh­ rend der Austastlücke T 2 werden die Daten für eine Periode T 3 ein weiteres Mal ausgelesen. Da diese Daten jedoch in die Austastlücke des Ausgangsvideosignals Vout fallen, haben sie keine Auswirkung auf die Bildschirmdarstellung.
Wie oben erläutert wurde, wird bei der Erfindung das Ein­ schreiben von Daten in den Speicher während der Austastlücke nicht vermieden, da diese auf der Anzeigevorrichtung nicht als Videosignal erscheinen. Im Auslesemodus werden andere Daten ausgelesen und substituiert, die in den Speicher als zu der Austastlücke äquivalente Daten eingeschrieben wurden. Auf diese Weise wird der Speicherausnutzungsfaktor verbessert. Da darüber hinaus während der Austastlücke für das Einschreiben ein Zugang zu dem Speicher nicht erforderlich ist, wird für die Steuerschaltung ein Spielraum geschaffen, so daß die Be­ triebszuverlässigkeit verbessert wird.
Die Erfindung schafft eine signifikantverbesserte Steuer­ schaltung für einen Videosignalspeicher zum Einschreiben und Auslesen von Videosignalen in den bzw. aus den Videosignal­ speicher.

Claims (7)

1. Videosignal-Speichereinrichtung für eine Videodaten- Anzeigevorrichtung, wobei diese Anzeigevorrichtung ein Videosignal empfängt, das den Videodaten in aufeinander­ folgenden Teilbildern mit einer vorgeschriebenen Teilbild­ periode entspricht, wobei jede Teilbildperiode aus einer Darstellungsperiode, die dem auf der Anzeigevorrichtung wiederzugebenden Anteil des Teilbilds entspricht, und einer dem verbleibenden Teil des Teilbilds entsprechenden Austast­ lücke besteht, gekennzeichnet durch
eine Adressiereinrichtung (28) zur Erzeugung von Adressendaten (AD), die den während der Darstellungsperiode von der Einrichtung empfangenen Videosignalen (V 1, V 2) ent­ sprechen, sowie eine Speichereinrichtung (16) zur Speicherung nur derjenigen Videodaten (WD), die den Videosignalen (V 1) in der Darstellungsperiode entsprechen, wobei diese Speiche­ rung nach Maßgabe der zugeordneten Adressendaten (AD) der Adressiereinrichtung (28) erfolgt, derart daß der effektive Ausnutzungsgrad der Speichereinrichtung (16) vergrößert wird.
2. Videosignal-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Mittel (12, 18, 20, 22) zum Auslesen der gespeicherten Videodaten (WD) aus der Speichereinrichtung (16) vorgesehen sind und daß die Adressiereinrichtung eine Wiederholungseinrichtung (28) enthält, die die aus der Spei­ chereinrichtung (16) ausgelesenen, der Darstellungsperiode entsprechenden Videodaten (RD) ergänzt, um Videosignale (V 2) mit der vorgeschriebenen Teilbildperiode zu erzeugen.
3. Videosignal-Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Wiederholungseinrichtung (28) einen Zähler (30) und eine logische Schaltung (34) zur Steuerung der Ausgangssignale (CD) des Zählers (30) für die Speicher­ einrichtung (16) enthält.
4. Videosignal-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Zeitsteuerung (32) zur zeitlichen Anpassung der der Speichereinrichtung (16) zugeführten Adressendaten (AD) vorgesehen ist.
5. Videosignal-Speichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Zähler (30) ein höchstwertiges Bit (MSB) und ein zweithöchstwertiges Bit (SSB) enthält und daß die logische Schaltung ein ODER-Glied (34) mit zwei Eingän­ gen besitzt, von denen der eine mit dem höchstwertigen Bit (MSB) und der zweite mit dem zweithöchstwertigen Bit (SSB) verbunden ist.
6. Verfahren zur Steuerung einer Videodaten-Anzeigevorrich­ tung, gekennzeichnet durch folgende Verfahrensschritte:
Empfang von Videosignalen, die den Videodaten in auf­ einanderfolgenden Teilbildern mit einer vorgeschriebenen Teilbildperiode entsprechen, wobei nur ein Teil jeder Teil­ bildperiode auf der Anzeigevorrichtung wiedergegeben wird,
Erzeugung von Adressendaten, die nur dem darzustellen­ den Teil des Teilbilds entsprechen, sowie
Speicherung nur derjenigen Videodaten, die den Video­ signalen in der Darstellungsperiode der Teilbildperiode ent­ sprechen, nach Maßgabe der erzeugten Adressendaten.
7. Verfahren nach Anspruch 6 mit folgenden weiteren Verfah­ rensschritten: Auslesen der gespeicherten Daten sowie Erzeugen von Videosignalen mit einer vorgeschriebenen Teilbildperiode zur Beaufschlagung der Anzeigevorrichtung.
DE3729494A 1986-09-04 1987-09-03 Einrichtung zur Speicherung von Videosignalen Expired - Fee Related DE3729494C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61208246A JPS6363289A (ja) 1986-09-04 1986-09-04 映像信号のデジタルメモリ制御方式

Publications (3)

Publication Number Publication Date
DE3729494A1 DE3729494A1 (de) 1988-03-10
DE3729494C2 true DE3729494C2 (de) 1991-10-17
DE3729494C3 DE3729494C3 (de) 1995-04-06

Family

ID=16553070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3729494A Expired - Fee Related DE3729494C3 (de) 1986-09-04 1987-09-03 Einrichtung zur Speicherung von Videosignalen

Country Status (5)

Country Link
US (1) US4835612A (de)
JP (1) JPS6363289A (de)
CN (1) CN1005238B (de)
DE (1) DE3729494C3 (de)
GB (1) GB2196204B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0324896A (ja) * 1989-06-21 1991-02-01 Yokogawa Electric Corp 特定の領域のビデオ信号を取り込む装置
JPH07236117A (ja) * 1994-02-24 1995-09-05 Nec Corp 画像処理装置
KR0122099B1 (ko) * 1994-03-03 1997-11-26 김광호 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치
US5596376A (en) * 1995-02-16 1997-01-21 C-Cube Microsystems, Inc. Structure and method for a multistandard video encoder including an addressing scheme supporting two banks of memory
GB2298944B (en) * 1995-03-13 1999-11-10 Nsm Ag Multimedia box
JP3626687B2 (ja) * 1998-12-15 2005-03-09 松下電器産業株式会社 画像処理装置
JP2005051704A (ja) * 2003-07-31 2005-02-24 Matsushita Electric Ind Co Ltd 映像信号処理回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4018990A (en) * 1975-02-13 1977-04-19 Consolidated Video Systems, Inc. Digital video synchronizer
GB1568378A (en) * 1976-01-30 1980-05-29 Micro Consultants Ltd Video processing system
US4101926A (en) * 1976-03-19 1978-07-18 Rca Corporation Television synchronizing apparatus
DE2841728C2 (de) * 1978-09-26 1984-08-09 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und Schaltungsanordnung zur Wiedergabe eines auf Magnetband gespeicherten Videosignals mit veränderlicher Geschwindigkeit
DE2915359A1 (de) * 1979-04-14 1980-10-16 Standard Elektrik Lorenz Ag Fernsehempfaenger
JPS57106285A (en) * 1980-12-22 1982-07-02 Sony Corp Time base collector
DE3128727C1 (de) * 1981-07-21 1983-02-24 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren und Anordnung zum Erhoehen der Bildwiedergabefrequenz
US4604658A (en) * 1981-10-13 1986-08-05 Victor Company Of Japan, Limited Memory control circuit for removing jitter
DE3141882A1 (de) * 1981-10-22 1983-05-05 Agfa-Gevaert Ag, 5090 Leverkusen Dynamische schreib- und lesespeichervorrichtung
US4520401A (en) * 1982-04-16 1985-05-28 Victor Company Of Japan, Ltd. Digital video signal recording system and reproducing apparatus
GB2126450B (en) * 1982-09-02 1986-01-15 British Broadcasting Corp Time compression of sampled signals
JPS5954388A (ja) * 1982-09-22 1984-03-29 Victor Co Of Japan Ltd デイジタルビデオ信号再生装置
NL8204728A (nl) * 1982-12-07 1984-07-02 Philips Nv Televisieschakeling voor raster- en lijnfrekwentieverdubbeling en beelddeelvergroting.
JPS6064386A (ja) * 1983-09-20 1985-04-12 株式会社東芝 画像表示装置

Also Published As

Publication number Publication date
DE3729494A1 (de) 1988-03-10
CN1005238B (zh) 1989-09-20
JPS6363289A (ja) 1988-03-19
GB8719930D0 (en) 1987-09-30
GB2196204B (en) 1990-09-12
CN87105786A (zh) 1988-03-16
US4835612A (en) 1989-05-30
DE3729494C3 (de) 1995-04-06
GB2196204A (en) 1988-04-20

Similar Documents

Publication Publication Date Title
DE2703579C2 (de) Anordnung zur Verarbeitung von Videosignalen
DE3318829C2 (de) Ausgangsstufe einer Schnittstelle in einem Bussystem
DE1288144C2 (de) Einrichtung zur uebertragung von daten zwischen einem statischen und einem dynamischen speicher
DE3342004C2 (de) Vorrichtung zum Eingeben von Videosignalen in einen Digitalspeicher
DE2905990C2 (de)
DE2230987C2 (de)
DE3530591C2 (de)
DE3015887C2 (de) Serien-Parallel-Signalumsetzer
DE3311948A1 (de) Auffrischvorrichtung fuer dynamische rams
DE2725396A1 (de) Pufferspeicher
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE2531382A1 (de) Halbleiterspeicher zum blockorientierten lesen und schreiben
DE3200880A1 (de) Halbleiterspeicher
DE3729494C2 (de)
DE1271191B (de) Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers
DE3421446C2 (de)
DE2625840A1 (de) Radaranzeigesystem
DE3614143A1 (de) Anordnung und verfahren zur verarbeitung eines bildsignals
DE19859389C1 (de) Verfahren zur Ansteuerung von Funktionseinheiten in einem Prozessor und Prozessoranordnung zur Durchführung des Verfahrens
DE2729361A1 (de) Speicherschaltung
DE3010243C2 (de) Verfahren zur zeilenweisen Abtastung einer Bildvorlage und Einrichtung zur Durchführung eines solchen Verfahrens
DE3332284C2 (de)
DE2817556C2 (de) Verfahren zur Steuerung eines dynamischen Speichers
DE4121863C2 (de) Verfahren und Anordnung zur Überwachung und Vermeidung eines Überlaufs und/oder einer Entleerung eines Pufferspeichers
DE10208073A1 (de) Treiberschaltung für eine LCD-Anzeige

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee