DE3614143A1 - Anordnung und verfahren zur verarbeitung eines bildsignals - Google Patents
Anordnung und verfahren zur verarbeitung eines bildsignalsInfo
- Publication number
- DE3614143A1 DE3614143A1 DE19863614143 DE3614143A DE3614143A1 DE 3614143 A1 DE3614143 A1 DE 3614143A1 DE 19863614143 DE19863614143 DE 19863614143 DE 3614143 A DE3614143 A DE 3614143A DE 3614143 A1 DE3614143 A1 DE 3614143A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- image data
- input
- coding
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
- H04N1/4175—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding involving the encoding of tone transitions with respect to tone transitions in a reference line
Description
36HH3
B e s c h r e i b u η
Anordnung und Verfahren zur Verarbeitung eines Bildsignals
Die Erfindung bezieht sich auf eine Anordnung bzw. Schaltungsanordnung zur Verarbeitung eines Bildsignals,
wobei die betreffende Anordnung bzw. Schaltungsanordnung dazu verwendet wird, ein binäres Bildsignal
zu codieren und/oder zu decodieren.
γ/ Gemäß einer bekannten konventionellen Anordnung zur
Verarbeitung eines Bildsignals wird ein Bild, wie ein Dokument, ein Diagramm oder dgl., mittels eines
Bildabtasters abgetastet und gelesen, um ein BiIdsignal zu erhalten. Dieses Bildsignal wird in eine
binäre Form gebracht und zu höchst wirksam komprimierten Codedaten umgewandelt, und zwar mittels eines
zweidimensionalen Codierungssystems, bei dem beispielsweise die Korrelation zwischen benachbarten
Zeilen ausgenutzt wird. Diese komprimierten Codedaten werden dann übertragen oder gespeichert.
Eine derartige konventionelle Bildsignalverarbeitungsanordnung benötigt eine Schaltung zur Kompressionscodierung
des binären Bildsignals sowie eine Schaltung zur Decodierung des einer Kompressionscodierung unterzogenen Bildsignals zu dem binären
Bildsignal.
In dem Fall, daß das zweidimensional Codierungssystem benutzt wird, muß während des Codlerens und
36U143
-ίο-
Decodierens der Bezugszeileninformation, nämlich der Positionsinformation an den Übergangs- (d.h.
Änderungs-)-Positionen, an denen der Wert der Binärdaten in der vorangehenden benachbarten Zeile sich
δ von Schwarz zu Weiß oder von Weiß zu Schwarz ändert, codiert bzw. decodiert werden. Dies stellt einen
hohen Informationsanteil dar, weshalb Zeilenspeicher, die Jeweils eine Kapazität aufweisen, die groß genug
ist, so daß die gesamten binären Bilddaten zumindest einer der Bezugszeilen gespeichert werden können, für
die Codierungsschaltung bzw. für die Decodierungsschaltung benötigt werden. Demgemäß steigen der Schaltungsaufwand und die Kosten extrem an, wenn die Komplexheit
und die Bildfeinheit zunehmen.
Ferner ist das Problem vorhanden, daß eine lange Verarbeitungszeitspanne
für den Schritt zur Ermittlung der Positionsinformation der Ubergangspositionen von
den binären Bilddaten benötigt wird, die in den Zeilenspeicher eingeschrieben sind.
Bisher ist beim Codieren die Information - welche kennzeichnend ist für die Position des Übergangs-Pixels
bzw. Übergangs-Bildelements, welches einen Wert aufweist, der verschieden ist von dem Wert des Pixels
bzw. Bildelements, das gerade vor dem betreffenden Übergangs-Pixel des Binärsignals aufgetreten ist,
nämlich die Adresse der Übergangs-Position - ermittelt worden, indem die Pixel bzw. Bildelemente
punktweise überprüft werden, um nämlich festzustellen, ob sich der Pixel- bzw. Bildelementwert von Weiß zu
Schwarz oder von "Schwarz zu Weiß oder nicht ändert.
Um die Pixel- bzw. Bildelemente punktweise zu überprüfen,
wird, wenn man annimmt, daß eine Zeitspanne von beispielsweise 100 ns für die Überprüfung eines
Punktes benötigt wird, eine Zeitspanne von 0,8 s gebraucht, um die Übergangsposition der Bilddaten eines
Schirmes zu überprüfen, der beispielsweise ein Megabyte umfaßt. Wenn die Verarbeitungszeitspanne für die Codierung
nach der Ermittlung des Übergangs eingeschlossen wird, sind demgemäß einige wenige Sekunden erforderlich,
um das Bildsignal eines Schirms bzw. Anzeigeschirms zu codieren.
Im Falle der Wiedergabe des Bildes durch Decodieren des binären Bildsignals aus dem in der oben angegebenen
Weise codierten Signal wird die Run-Länge bzw. die Lauflänge der decodierten Zeile auf der
Basis des Codewortes berechnet, während die Information der Bezugszeile herangezogen wird. Das binäre
Bildsignal wird auf der Basis der berechneten Lauflänge erzeugt, und das Bild wird reproduziert bzw.
wiedergegeben.
Gemäß der konventionellen Bildsignalverarbeitungsanordnung besteht die Schaltung, welche das binäre
Bildsignal auf der Grundlage der Lauflänge erzeugt, aus einem Zähler von beispielsweise 12 Bits. Die
Lauflänge bzw. Run-Länge ist auf den 12-Bit-Zähler
festgelegt, wobei ein Abwärtszählen auf einen Taktimpuls hin erfolgt, der einem Taktanschluß zugeführt
wird. Wenn der Wert des Zählers Null wird, wird in dem binären Bildsignal ein Übergangssignal erzeugt, welches
kennzeichnend ist für den Wechsel von Schwarz zu Weiß oder von Weiß zu Schwarz.
Wenn bei einer deVartigen Konstruktion angenommen wird, daß in entsprechender Weise wie bei der Codierungsschaltung
die Dauer eines Taktimpulses beispielsweise 100 ns beträgt, dann dauert es 0,8 s,
um das Binärsignal zu erzeugen, falls die Bilddaten eines Anzeigeschirms beispielsweise 1 Megabyt umfassen.
-12- 36HH3
Wenn die für den Decodierungsvorgang notwendige Zeitspanne
eingeschlossen ist, sind einige wenige Sekunden erforderlich, um das Bild eines Anzeigeschirms
wiederzugeben.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Anordnung zur Verarbeitung eines Bildsignals
bereitzustellen, die die vorstehend aufgezeigten konventionellen Probleme lösen kann.
10
Ferner soll eine Anordnung zur Verarbeitung eines Bildsignals bereitgestellt werden, bei der der Schaltungsaufwand
vermindert ist.
Ferner soll eine Bildsignalverarbeitungsanordnung bereitgestellt werden, bei der die Verarbeitungszeit
durch Verkürzen der Codierungs- und Decodierungszeiten verkürzt ist„
Außerdem soll eine billige Bildsignalverarbeitungsanordnung geschaffen werden.
Ferner soll eine Bildsignalverarbeitungsanordnung bereitgestellt werden, in der zumindest Teile einer
Codierungsschaltung und einer Decodierungsschaltung gemeinsam genutzt werden.
Schließlich soll eine Bildsignalverarbeitungsanordnung geschaffen werden, die der Veränderung des Codierungssystems
gewachsen ist, ohne daß damit eine umfangreiche Veränderung der Hardware verbunden ist.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.
Gemäß einem Aspekt der vorliegenden Erfindung werden die obigen sowie weitere Probleme durch eine Anordnung
-13- 3614H3
und durch ein Verfahren zum Verarbeitung eines Bildsignals
gelöst, wobei Daten-Eingabe-/Datenausgabeschaltungseinrichtungen vorgesehen sind, die die Eingabebilddaten
oder die komprimierten Codedaten aufnehmen und die die komprimierten Codedaten bzw. die
Ausgangsbilddaten abgeben. Ferner ist eine Codierungsschal tungseinrichtung vorgesehen, welche die Eingangsbilddaten
zu komprimierten Cod e daten codiert, und schließlich ist eine Decodierungsschaltungseinrichtung
vorgesehen, welche die komprimierten Codedaten zu auszugebenden Bilddaten decodiert.
Mit Hilfe von Steuereinrichtungen erfolgt die Steuerung der Codierungsschaltungseinrichtung und der Decodierungsschaltungseinrichtung;
die Steuereinrichtung umfaßt eine Speichereinrichtung zum Speichern eines
Programms für die Steuerung der Codierungsschaltungseinrichtung sowie ein Programm für die Steuerung der
Decodierungsschaltungseinrichtung. Ferner ist eine Auswahleinrichtung vorgesehen, die eines der Programme
auswählt, um selektiv eine Codierung oder eine Decodierung in der Codierungsschaltungseinrichtung bzw.
in der Decodierungsschaltungseinrichtung zu bewirken,
so daß die Dateneingabe-/Datenausgabeschaltungseinrichtung
selektiv die Eingangsbilddaten aufnimmt oder die Ausgangsbilddaten abgibt und selektiv die komprimierten
Codedaten oder die Ausgangsbilddaten abgibt.
Gemäß einer weiteren Ausführungsform der Erfindung ist eine Anordnung zur Verarbeitung eines Bildsignals
vorgesehen, umfassend eine Dateneingangsschaltungseinrichtung
für die Aufnahme von Eingangsbilddaten mit ersten und zweiten Binärwerten, eine Codierungsschal tungseinrichtung zur Codierung der Eingangsbilddaten
zu komprimierten Codedaten und eine Datenausgabeschaltungseinrichtung für die Ausgabe der
komprimierten Codedaten. Die Codierungsschaltungs-
einrichtung umfaßt:
(i) eine erste Detektorschaltungseinrichtung für die Ermittlung der Übergangspunkte, an denen der Wert der
Eingangsbilddaten sich vom ersten zum zweiten oder vom zweiten zum ersten Binärwert ändert,
(ii) eine Zählereinrichtung für die Erzeugung von Adressen der Übergangspunkte der Eingangsbilddaten,
(iii) eine zweite Detektorschaltungseinrichtung, die
eine Feststellung trifft,faHs der Wert der Eingangsbilddaten
sich während einer eine bestimmte Zeitspanne überschreitenden Zeitspanne nicht ändert,
(iv) eine Steuereinrichtung zur Steuerung der Zählereinrichtung, derart, daß diese mit einer höheren
Geschwindigkeit als der normalen Geschwindigkeit bis zu einer bestimmten Zahl während jeder bestimmten
Zeitspanne zählt, wenn der Wert der Eingangsbilddaten sich während einer eine bestimmte Zeitspanne überschreitenden
Zeitspanne nicht ändert, (v) und eine Codierungseinrichtung zum Codieren der Eingangsbilddaten unter Verwendung der Adressen der
Übergangspunkte der Eingangsbilddaten„
Gemäß einem noch weiteren Aspekt der Erfindung ist eine Anordnung zur Verarbeitung eines Bildsignals
geschaffen, umfassend eine Dateneingangsschaltungseinrichtung für die Aufnahme von Eingangsbilddaten,
eine Codierungsschaltungseinrichtung für die Codierung der Eingangsbilddaten zu komprimierten Codedaten
unter Ausnutzung der Korrelation zwischen einer vorangehenden Zeile als Bezugszeile und einer Codierungszeile, und eine Datenausgangsschaltungseinrichtung
für die Ausgabe der komprimierten Codedaten. Die Codierungsschaltungseinrichtung umfaßt:
(i) eine Detektorschaltungseinrichtung zur Ermittlung der Übergangspunkte, an denen der Wert der Eingangsbilddaten
sich von einem ersten zum zweiten Binärwert bzw. vom zweiten Binärwert zum ersten Binärwert
--»5- 3614H3
ändert, und zur Erzeugung von Informationsdaten entsprechend den Ubergangspunkten,
(ii) erste und zweite Speichereinrichtungen zur Speicherung der Informationsdaten,
(iii) eine Steuereinrichtung zur Steuerung der ersten und zweiten Speichereinrichtung, derart, daß dann,
wenn eine der ersten und zweiten Speichereinrichtungen sich in einem Schreibzustand befindet, die andere
Speichereinrichtung in einem Lesezustand ist und daß die Schreib- und Lesezustände je Zeile abwechselnd geändert
werden bzw. einander abwechseln, (iv) eine Schalteinrichtung zum selektiven Verbinden
der Dateneingangsschaltungseinrichtung mit der ersten bzw. zweiten Speichereinrichtung,
(ν) und eine Codierungseinrichtung zum Auslesen der Informationsdaten entsprechend den Ubergangspunkten
einer vorangehenden Zeile aus der ersten bzw. zweiten Speichereinrichtung und zum Einschreiben der Informationsdaten
entsprechend den Übergangspunkten einer Codierungszeile in eine andere Speichereinrichtung
der ersten und zweiten Speichereinrichtungen.
Gemäß einem noch weiteren Apsekt der Erfindung ist eine Anordnung zur Verarbeitung eines Bildsignals
geschaffen, umfassend eine Dateneingangsschaltungseinrichtung für die Aufnahme von komprimierten Codedaten,
eine Decodierungsschaltungseinrichtung für die Decodierung der eingangsseitig auftretenden komprimierten
Codedaten zu auszugebenden Ausgangs-BiIddaten
und eine Datenausgangsschaltungseinrichtung
für die Abgabe der Ausgangsbilddaten.
Die Decodierungsschaltungseinrichtung umfaßt: (i) eine Zählereinrichtung für die Voreinstellung
einer Run- bzw. Lauflänge der eingangsseitigen
komprimierten Codedaten,
(ii) eine Detektorschaltungseinrichtung , die feststellt, falls bzw. ob die Lauflänge der eingangsseitigen
komprimierten Codedaten eine bestimmte Zahl übersteigt,
(iii) eine Steuereinrichtung zur Steuerung der Zählereinrichtung
derart, daß mit einer schnelleren als der normalen Geschwindigkeit gezählt wird, wenn die Lauflänge
der eingangsseitigen komprimierten Codedaten eine bestimmte Zahl übersteigt,
(iv) und eine Decodereinrichtung für die Erzeugung von binären Bilddaten entsprechend der in der Zählereinrichtung
voreingestellten Lauflänge.
^ Anhand von Zeichnungen wird die Erfindung nachstehend
beispielsweise näher erläutert.
Fig. 1A bis 1C zeigen schematische Diagramme zur Erläuterung des Codierungssystems für die
Anwendung in einer Anordnung zur Verarbeitung eines Bildsignals gemäß einer Ausführungsform
der vorliegenden Erfindung.
Fig. 2 zeigt in einem Blockdiagramm eine Bildsignalverarbeitungsanordnung
gemäß einer Ausführungs-
form der Erfindung.
Fig. 3 zeigt in einem Blockdiagramm eine Übergangsposition-Detektorschaltung
bei einer Ausführungsform der Bildsignalverarbeitungsanordnung
gemäß der Erfindung.
Fig. 4 zeigt in einem Blockdiagramm eine Speicherschaltung
bei einer Ausführungsform der
Bildsignalverarbeitungsanordnung gemäß der Erfindung.
Fig. 5, 6A und 6B zeigen schematische Diagramme zur Erläuterung einer Ausführungsform der Bildsignalverarbeitungsanordnung
gemäß der Erfindung.
Figo 7 zeigt in einem Blockdiagramm eine Decodie-
rungsschaltung bei einer Ausführungsform der
-17- 36UU3
Bildsignalverarbeitungsanordnung gemäß der Erfindung.
Nunmehr werden die bevorzugten Ausführungsformen der Erfindung anhand der Zeichnungen im einzelnen erläutert.
Das zweidimendionale Codierungssystem unter Ausnutzung der Korrelation zwischen den benachbarten Zeilen, beispielsweise
das modifizierte Lese-Codierungssystem wird als Codierungssystem für den Einsatz in einer
Anordnung benutzt, die zur Verarbeitung eines Bildsignals gemäß der Erfindung dient.
Gemäß dem modifizierten Lesecodierungssystem wird die Codierung in der folgenden Weise ausgeführt.
In Fig. 1A bis 1C sind durch leere viereckige Bereiche weiße Bildelemente bzw. Pixel bezeichnet, und eine
Schraffur aufweisende viereckige Bereiche kennzeichnen schwarze Bildelemente bzw. Pixel. Das Ausgangs-Bildelement
und das Übergangs-Bildelement für die Codierung sind wie folgt definiert: Ausgangs-Bildelement: Hierbei handelt es sich um das
Bildelement der Codierungszeile, welches zum Anfangsbzw. Startpunkt für die Codierung wird; dieses Bildelement
ist mit aQ bezeichnet.
Übergangs-Bildelement: Hierbei handelt es sich um das Bildelement, welches auftritt, unmittelbar nachdem
der Wert von Weiß nach Schwarz oder von Schwarz nach Weiß geändert worden ist. Die Übergangs-Bildelemente
in der Codierungszeile sind sequentiell mit al und a2
bezeichnet. Die Übergangs-Bildelemente in der Bezugszeile sind mit b1 bzw. b2 bezeichnet.
-ie- 36HH3
(Prozedur 1)
Der Durchgangsbetrieb wird zuerst ermittelt. Der Durchgangsbetrieb
bezeichnet den Fall (übergang), in dem die weißen oder schwarzen Bereiche (b1 bis b2), die in
der Bezugszeile auftraten, in der Codierungszeile verschwinden, wie dies in Fig. 1B veranschaulicht ist.
Wenn der Durchgangsbetrieb ermittelt wird, wird der Durchgangsbetrieb "0001" erzeugt. Das Ausgangs-Bildelement
aQ wird zu a0' unmittelbar unter b2 (Fig. 1B)
verschoben.
(Prozedur 2)
In dem Fall, daß der Betrieb nicht mehr Durchgangsbetrieb ist, wird eine Überprüfung dahingehend vorgenommen
festzustellen, ob der Absolutwert von j al b1J größer als drei ist oder nicht. Dadurch wird bestimmt,
ob die Codierung im Horizontal-Betrieb oder im Vertikal-Betrieb
ausgeführt wird. Venn J al b1 ] > 3 ist,
dann wird die Codierung im Horizontal-Betrieb ausgeführt, und wenn | al bij <
3 ist, dann wird die Codierung im Vertikal-Betrieb ausgeführt (Fig. 1C).
Im Horizontal-Betrieb wird die Codierung in dem Fall (neuer Start) ausgeführt, daß eine schwache Korrelation
zwischen der Codierungszeüe und der Bezugszeile vorhanden ist, und weiß oder schwarz wird bezüglich
der Codierungszeile neu erzeugt. Beim Horizontal-Betrieb werden die Distanzen aO al und al a2 unter
Heranziehung des MH-Codes (modifizierter Huffman-Code)
im Anschluß an "001" codiert, was kennzeichnend ist für den Horizontal-Betrieb. Zugleich wird das
Start-Pixel zu a2 verschoben.
Beim Vertikal-Betrieb wird die Codierung in dem Fall ausgeführt, daß eine starke Korrelation zwischen der
Codierungszeile und der Bezugszeile vorhanden ist}
36HU3
sie wird auf der Grundlage der folgenden Tabelle ausgeführt.
Zugleich wird das Start-Pixel zu al verschoben.
Codierungs- betrieb |
Codierungs- Pixel |
ai bi - 1 | Symbol | Codewort |
Dur.chggngs- | Cb1 b2) | A1 D1 - 1 | ■ P | 0Θ01 |
Horizontal- Betrieb |
aoax, axa2 | aj_ bj_ s 2 | H | 001 Ψ MCaQ &ι) |
Vertikal- Betrieb |
A- o | aj_ b^ ■ 3 | V(O) | I |
Δ> ο | aj. D1 - 1 | Vr(D | ©u | |
»1 bl * 2 | VR(2) | 000011 | ||
*1 bl * ^ | VR(3) | 0000011 | ||
VL(1) | 010 | |||
VL(2) | 000010 | |||
VL(3) | 0000010 |
Nunmehr wird die Verfahrensweise für den Fall der Codierung eines binären Bildsignals beschrieben.
Fig. 2 zeigt ein Blockdiagramm einer Bildsignalverarbeitungsanordnung,
in der zumindest Teile der Codierungsschaltung und der Decodierungsschaltung
gemeinsam benutzt werden. Das Bild, wie ein Dokument, Diagramm oder dgl., welches mittels eines Bildabtasters
(nicht dargestellt) gelesen wurde s wird in
Binärwerte umgesetzt, die kennzeichnend sind für Schwaizund Weiß, um ein binäres Bildsignal zu erhalten.
Dieses binäre Bildsignal wird als lizigangs-
datensignal über einen Eingangs-/Ausgangs-(I/O)-Datenbus
1 übertragen. Die durch das vorstehende zweidimensionale Codierungssystem codierten Bilddaten
werden ferner als Ausgabedaten über den I/O-Datenbus
übertragen.
Im Falle der Decodierung werden die codierten Bilddaten als Eingabedaten über den I/O-Datenbus 1 übertragen,
und das binäre Bildsignal wird als Ausgabedatensignal über den I/O-Datenbus 1 in einer Weise
übertragen, die entgegengesetzt ist zu dem Fall der Codierung.
Das über den I/O-Datenbus 1 übertragene binäre BiIdsignal
wird als 16 Bit umfassendes paralleles Datensignal übertragen. Dies bedeutet, daß das binäre Bildsignal
der Bildelemente bzw. Pixel, die kontinuierlich angeordnet sind, auf jeweils 16 Pixel beispielsweise
aufgeteilt ist. Die binären Bildsignale, deren jedes 16 Pixel umfaßt, sind so angeordnet, daß das 16 Bit
umfassende parallele Datensignal gebildet ist. Diese parallelen Daten bzw. dieses parallele Datensignal
wird über den Datenbus 1 zu einem FIFO-Register 2 (das erste eingetragene Signal ist das erste abgegebene
Signal) übertragen.
Ein Ausgangssignal des FIFO-Registers 2 wird einer
Parallel-Serien-Umsetzschaltung 3 zugeführt, durch die das eingangsseitige parallele Datensignal in ein
serielles Datensignal umgesetzt wird. Demgemäß wird das binäre Bildsignal jedes Pixels sequentiell von
dem Parallel-Serien-Wandler 3 abgegeben.
Ein Ausgangssignal des Parallel-Serien-Wandlers 3 wird
einer Änderungs- oder Übergangspositions-Detektorschaltung 4 zugeführt,-auf die weiter unten noch im
einzelnen eingegangen wird. Die Detektorschaltung 4
-21- 36HH3
dient dazu, die Ubergangsposition in der Zeile zu erhalten, an der der Wert des binären Bildsignals
des jeweiligen Pixels, welches sequentiell abgegeben wird, sich von schwarz zu weiß oder von
weiß zu schwarz ändert.
Die bezüglich der Zeile erhaltene Ubergangspositions-Information
wird beispielsweise als 12 Bits umfassendes paralleles Datensignal festgelegt und über ein
FIFO-Register 5 einer Mikroprogrammsteuereinheit 6 sowie einer Speicherschaltung 7 zugeführt»
Die Speicherschaltung 7 besteht aus zwei Speichern 7a und 7b, wie dies weiter unten noch im einzelnen erläutert
werden wird. Die Lese- und Schreibzustände der Speicher 7a und 7b werden je Zeile abwechselnd
umgeschaltet. Damit wird die Übergangspositionsinformation der vorangehenden Zeile in einem Speicher
gespeichert. Wenn dieser Speicher im Lesesustand ist, befindet sich der andere Speicher im Schreibzustand,
so daß die Übergangspositions-Information bezüglich der gerade vorliegenden Zeile in den anderen Speicher
eingeschrieben wird. Die Ubergangspositions-laformation
der vorangehenden Zeile, die für die MR-Oodierung
erforderlich ist, wird aus einem Speicher erhalten, der sich im Lesezustand der Speicherschaltung
7 befindet. Diese Positionsinformation wird an die Mikroprogrammsteuereinheit 6 abgegeben,, Die
die gerade vorliegende Zeile betreffend® Übergangspositions-Information,
die für die MR-Codieriang erforderlich
ist, wird von dem FIFO-Register 5 an die Mikroprogrammsteuereinheit 6 abgegeben=
Der Codierungsbetrieb und die Weiß-Lauflinge sowie die Schwarz-Lauflänge, die zur Codierung notwendig
sind, werden mittels der Mikroprogrammsteusrsintieit
-22- 36HH3
auf der Grundlage der Ubergangspositions-Information
der gerade vorliegenden Zeile und der vorangehenden Zeile berechnet. Die berechneten Daten sind das
parallele Datensignal von beispielsweise 12 Bits, welches von der Mikroprogrammsteuereinheit 6 an die
Codierungsschaltung 12 abgegeben wird.
Die Codierungsschaltung 12 besteht beispielsweise aus einem ROM- bzw. Festwertspeicher; das Codewort, welches
auf dem MR-Code basiert, der den berechneten Daten entspricht, die von der Mikroprogrammsteuereinheit
abgegeben werden, wird vorläufig in eine Tabelle eingeschrieben. Die von der Mikroprogrammsteuereinheit
berechneten Daten werden mittels der Codierungsschaltung 12 in das Codewort umgesetzt, und zwar aufgrund
des MR-Codierungssystems. Dieses Codewort wird als serielles Datensignal von der Codierungsschaltung
abgegeben.
Ein Ausgangssignal der Codierungsschaltung 12 wird einer Serien-Parallel-Umsetzschaltung 8 zugeführt,
durch die das serielle Datensignal in ein paralleles Datensignal von beispielsweise 16 Bits umgesetzt wird.
Dieses codierte Datensignal wird in ein FIFO-Register 9 eingegeben und von dem FIFO-Register 9 über
den I/O-Datenbus 1 übertragen.
Nunmehr wird die Verfahrensweise im Falle der Decodierung beschrieben werden. Die durch das MR-Codierungssystem
codierten Bilddaten sind auf ein 16 Bit umfassendes paralleles Datensignal festgelegt, welches
über den Datenbus 1 dem FIFO-Register 2 zugeführt wird. Das Ausgangssignal des FIFO-Registers 2 wird
dem Parallel-Serien-Wandler 3 zugeführt.
Das 16 Bit umfassende parallel Datensignal wird mittels des Parallel-Serien-Wandlers 3 in ein
serielles Datensignal umgesetzt, welches einer Serien-Parallel-Umsetzschaltung 10 zugeführt wird.
Der Serien-Parallel-Wandler 10 besteht aus einem Schieberegister.
Die dem Serien-Parallel-Wandler 10 zugeführten seriellen Daten werden in parallele Daten
Je Codewort umgesetzt und an eine Decodlerungsschaltung
11 abgegeben.
Die Decodierungsschaltung 11 besteht aus einem Becodierungs-ROM-Speicher
bzw. -Festwertspeicher, um die Betriebsart zu unterscheiden und die Lauflänge
aus dem MH-Code zu erhalten, sowie aus einer Signalerzeugungsschaltung
für die Erzeugung des binären Bildsignals auf der Grundlage der Lauflänge, worauf
weiter unten noch näher eingegangen werden wird. Das der Decodierungsschaltung 11 zugeführte Codewort
wird dem Decodierungs-ROM-Speicher der Decodierungsschaltung 11 eingegeben, durch die eine Unterscheidung
bezüglich der Betriebsart erfolgt.
Die Positionsinformation der Änderungspunktes d.h.
der Übergangspunkte der Bezugszeile wird in einen der Speicher 7a oder 7b eingeschrieben5 welche die
Speicherschaltung 7 bilden. Wenn der Durchlaßbetrieb ermittelt bzw. diskriminiert wird, dann wird die
Betriebsartinformation von der Decodierungsschaltung 11 an die Mikroprogrammsteuereinheit 6 abgegeben.
Das neue Anfangs-Pixel aO1 wird für die Mikroprogramm-Steuereinheit
6 auf der Grundlage der Übergangspositions-Information der Bezugszeile festgelegt,
die in der Speicherschaltung 7 gespeichert worden ist.
Wenn der Horizontal-Betrieb ermittelt worden ist,
dann wird die Lauflänge aus dem Mi-Code in dem Decodierungs-ROM-Speicher
erhalten. Das binäre
-24- 36HH3
Bildsignal wird von der Signalerzeugungsschaltung der
Decodierungsschaltung 11 auf der Grundlage der Lauflänge erzeugt. Zugleich zeigt die Übergangspositionsinformation
der Änderung an, wo der Wert des binären Bildsignals sich von weiß zu schwarz oder von schwarz
zu weiß ändert; diese Information wird in den anderen der Speicher 7b oder 7a der Speicherschaltung 7 über
die Mikroprogrammsteuereinheit 6 eingeschrieben.
Wenn der Vertikal-Betrieb unterschieden bzw. ermittelt wird, dann wird die Lauflänge auf der Grundlage der
Positionsinformation der Bezugszeile berechnet, die aus einem Speicher 7a oder 7b der Speicherschaltung
ausgelesen wird. Das binäre Bildsignal wird von der Signalerzeugungsschaltung der Decodierungsschaltung
auf der Grundlage der Lauflänge erzeugt. Zugleich zeigt
die Übergangspositions-Information der Änderung an, wo der Wert des binären Bildsignals sich von weiß zu
schwarz oder von schwarz zu weiß ändert; diese Information wird in den anderen Speicher der Speicherschaltung
7 über die Mikroprogrammsteuereinheit 6 eingeschrieben.
Das von der Signalerzeugungsschaltung der Decodierungsschaltung
11 erzeugte binäre Bildsignal wird dem Serien-Parallel-Wandler 8 zugeführt und in ein
16 Bit umfassendes paralleles Datensignal umgesetzt, welches dann dem FIFO-Register 9 zugeführt wird. Das
binäre Bildsignal, welches von dem FIFO-Register 9 abgegeben wird, wird über den Datenbus 1 übertragen,
so daß das Bild durch das binäre Bildsignal reproduziert wird. "
Obwohl das MR-Codierungssystem als Codierungssystem bei der obigen Beschreibung angewandt worden ist, kann
auch das M R-Codierungssystem - bei dem es sich um das erweiterte MR-System handelt - oder ein anderes
Kompressions-Codierungssystem ebenfalls angewandt werden.
Gemäß dem oben beschriebenen Aufbau werden die Ein» gangs-VAusgangspuffer, die Speicher zum Speichern
der Information der Bezugszeile und dergleichen, in den Codierungs- und Decodierungsschaltungen gemeinsam
genutzt, so daß der Gesamtschaltungsaufwand reduziert
und die Anordnung billiger aufgebaut werden kann.
Andererseits werden die Programme bezüglich der Codierung und Decodierung in Mikroprogrammspeichern 6a
und 6b in der Mikroprogrammsteuereinheit 6 gespeichert, Die Codierungs- und die DeCodierungs-Betriebsarten
werden durch ein Steuersignal umgeschaltet, welches einem Steueranschluß 6c zugeführt wird* Sogar dann,
wenn das Codierungssystem oder dgl. geändert wird, besteht keine Forderung dahingehend, die Hardware
nennenswert zu verändern; vielmehr kann eine Realisierung lediglich durch Ändern des Programms vorgenommen
werden.
Die Änderungs-Detektorschaltung 4 wird nunmehr unter Bezugnahme auf Fig. 3 im einzelnen beschrieben werden.
Wie oben erwähnt, wird das über den I/O-Bus 1 übertragene
binäre Datensignal dem FIFO-Register 2 auf einer Blockeinheitsbasis übertragen, gsmäß der ein
Block aus 16 Bildelementen bzw. Pixel besteht. Das Ausgangssignal des FIFO-Registers 2 wird dem Parallel-Serien-Wandler
3 zugeführt. Ein Taktsignal wird von einem Anschluß 13 der Parallel-Serien»Ums©tzschaltung
3 zugeführt," durch die die parallelen Daten des binären Bildsignals in die seriellen Daten umgesetzt
werden. Zugleich wird das Ausgangssignal des FIFO-Registers
2 einer "nur Schwarzn-Detsktors©haltung 14B
und einer "nur WeißM-Detektorschaltung 14W zugeführt.
36H143
Die Daten des niederwertigsten Bits entsprechend den 16. Daten bezüglich der Zeitfolge unter den Daten
der sechzehn Bildelemente von dem FIFO-Register 2 werden in einer Zwischenregister- bzw. Latch-Schaltung
zwischengespeichert. ,
Die "nur Schwärζ"-Detektorschaltung 14B ermittelt, ob
das Ausgangssignal des FIFO-Registers 2, welches die letzten Pixel-Daten des vorangehenden Blocks enthält,
der in der Latch-Schaltung 15 zwischengespeichert worden ist, das Datensignal sämtlicher schwarzer Pixel
ist oder nicht. Die "nur Weiß"-Detektorschaltung 14W
stellt fest, ob das Ausgangssignal des FIFO-Registers 2, welches die letzten Pixeldaten des vorangehenden
Blocks enthält, der in der Latch-Schaltung 15 zwischengespeichert
worden ist, Daten sämtlicher weißer Pixel enthält oder nicht.
Die Unterscheidung in der "nur Schwarz"-Detektorschaltung 14B bzw. in der "nur Weiß"-Detektorschaltung 14W
dahingehend, ob die Daten nur schwarze Pixel oder nur weiße Pixel enthalten, wird vorgenommen, indem nicht
nur die Daten des FIFO-Registers 2 ermittelt werden,
sondern indem auch das niederwertigste Bit des Ausgangssignals des FIFO-Registers 2 des vorangehenden
Blocks ermittelt wird, der in der Latch-Schaltung 15 zwischengespeichert worden ist. Der Grund für diese
Doppel-Ermittlung besteht darin, eine Fehlfunktion in dem Fall zu vermeiden, daß der Übergang des Wertes
des binären Bildsignals, welches als paralleles Datensignal übertragen wird, zwischen zwei benachbarten
Daten auftritt. Demgemäß ist der Fall vorhanden, daß der Übergang zwischen den benachbarten Daten auftritt
und daß der Wert des Pixels des niederwertigsten Bits der Ausgangsdaten des FIFO-Registers 2 des vorangehenden
Blockes sich vom Wert des Pixels des höchstwertigen Bits des Ausgangsdatensignals des FIFO-Registers
36UU3
des gerade vorliegenden Blocks unterscheidet. Ferner handelt es sich bei den Ausgangsdaten des FIFO-Registers
2 des gerade vorliegenden Blocks um die Daten sämtlicher schwarzer oder weißer Pixel. Wenn in einem
solchen Falle die Ermittlung ohne Einbeziehung des Pixels des niederwertigsten Bits des FIFO-Registers 2
des vorangehenden Blocks vorgenommen wird, dann wird der 12-Bit-Zähler bis zu 16 gezählt habens so daß der
Übergang, der zwischen den benachbarten Daten auftritt, nicht ermittelt werden kann.
Das Ausgangssignal des Parallel-3erien-¥analers 3 wird
einer Änderungs- (oder Übergangs«)-Detektorschaltung
zugeführt. Ein Taktsignal wird vom Anschluß 13 der Änderungs-Detektorschaltung 16 zugeführt. Die Detektorschaltung
16 stellt die Änderung, d.h. die Übergangsposition, fest, bei bzw. an der der Wert des
binären Bildsignals als des seriellen Datensignals, welches von dem Parallel-Serien-Wandler 3 abgegeben
wird, sich von schwarz zu weiß oder von weiß zu schwarz ändert. Ein Ausgangssignal der Änderungs-Detektorschaltung
16 wird als Zählfreigabesignal einem 4-Bit-Zähler 17a zugeführt,der zu einem 12-Bit-Zähler
17 gehört. Ein Übertrags-Ausgangssignal des Zählers 17a wird als Zählfreigabesignal einem 4-Bit-Zähler
17b über ein ODER-Glied 18 zugeführt. Ein Übertrag-Ausgangssignal des Zählers 17b wird als
Zählfreigabesignal einem 4-Bit-Zähler 17c zugeführt.
Durch die Hintereinanderschaltung der 4°-= Bit-Zähler 17a, 17b und 17c in dieser Weise wird insgesamt der 12-Bit-Zähler
17 gebildet.
Ein Taktsignal wird von dem Anschluß 13 her den Zählern 17a, 17b und 17c zugeführt, so daß der 12-Bit-Zähler
stets um 1 weiterzählt. Wenn der Übergang durch die Änderungs-Detektorschaltung 16 ermittelt wird,
wird der Zählvorgang des Zählers 17a gestopt.
Die Ausgangs signale der "nur Schwarz"-Detektorschaltung
14B und der "nur Weiß "-Detektorschaltung 14W werden einem ODER-Glied 19 zugeführt. Wenn das Ausgangs-Datensignal
des FIFO-Registers 2 einschließlich des Ausgangsdatensignals der Latch-Schaltung 15 das Datensignal
dafür ist, daß nur schwarze Pixel oder nur weiße Pixel vorliegen, dann wird ein Signal hohen
Pegels von dem ODER-Glied 19 abgegeben und als Zählfreigabesignal dem Zähler 17b über das ODER-Glied
18 zugeführt. Zugleich wird das Ausgangssignal des ODER-Gliedes 19, welches über das ODER-Glied 18 übertragen
worden ist, einer Steuerschaltung 20 zugeführt, so daß der Zählbetrieb des Zählers 17a auf ein Ausgangssignal
der Steuerschaltung 20 hin gestopt wird. Demgemäß zählt der 12-Bit-Zähler 17 auf den Taktimpuls
hin zugleich bis 16. Das Ausgangssignal der Steuerschaltung
20 wird an das FIFO-Register 2 abgegeben, und die zeitliche Steuerung der Signalabgabe des
FIFO-Registers 2 wird gesteuert.
Wie oben beschrieben, zählt der Zähler 17 auf einen Taktimpuls hin zugleich bis 16, wenn die Werte der
Daten von 16 oder mehr aufeinanderfolgenden Bildelementen
sich nicht ändern und wenn zugleich die Ausgangsdaten des FIFO-Registers 2 einschließlich
der Daten des niederwertigsten Bits des Ausgangssignals
des betreffenden FIFO-Registers 2 des vorangehenden Blocks Daten sind, die nur schwarze Pixel
oder nur weiße Pixel betreffen. In dem Fall, daß einige der Werte der "Bildelement- bzw. Pixel-Daten innerhalb
der 16 aufeinanderfolgenden Pixel sich ändern und sowohl Daten bezüglich weißer Pixel als auch
Daten bezüglich schwarzer Pixel im Ausgangssignal des FIFO-Registers 2 enthalten sind, zählt der
-29- 36 H143
Zähler 17 auf einen Taktimpuls stets um eins weiter. Zugleich wird dann, wenn der Übergang durch die
Änderungs-Detektorschaltung 16 ermittelt wird, der Zählbetrieb des 12-Bit-Zählers 17 gestopt, und die
Übergangsposition bezüglich der Zeile kann aus diesem Wert erhalten werden.
Entsprechend dem obigen Aufbau wird beispielsweise für den Fall, daß der Wert der 16 Pixel des binären
Bildsignals sich nicht ändert, der 12»Bit-Zähler 17
beispielsweise aus den 4-Bit-Zählern 17a» 17b und 17c
bestehen und auf einen Taktimpuls hin bis 16 zählen. Demgemäß kann die Übergangsposition in der Zeile mit
einer hohen Geschwindigkeit ermittelt werden=
Nunmehr wird die Speicherschaltung 7 bei der Ausführungsform unter Bezugnahme auf Fig. 4 im einzelnen
beschrieben werden.
Gemäß Fig. 4 wird ein Zeilenimpuls einem Takteingangsanschluß
CK eines D-Flipflops 22 von einem Anschluß her zugeführt. Ein Ausgangssignal Q des Flipflops 22
wird einem Eingangsanschluß jedes der UND-Glieder 23a und 23d zugeführt, und ein Ausgangssignal Q wird einem
Eingangsanschluß der UND-Glieder 23b und 23c sowie einem Dateneingangsanschluß D des Flipflops 22 zugeführt.
Ein mit niedrigem Pegel auftretender Leseimpuls wird von einem Anschluß 26R über einen Inverter 25R
den anderen Eingangsanschlüssen der UND-Glieder 23a und 23c zugeführt. Ein mit niedrigem Pegel auftretender
Schreibimpuls wird von einem Anschluß 26W her über einen Inverter 25W den anderen Eingangsanschlüssen
der UND-Glieder 23b und 23d zugeführt. Die Lese-
und Schreib impulse, die den Anschlüssen 26R bzw. 26V/
zugeführt werden, werden von der Mikroprogrammsteuereinheit 6 erzeugt.
-30- 36 H143
Die Ausgangssignale der UND-Glieder 23a und 23b werden
einem NOR-Glied 24a zugeführt. Das Ausgangssignal des NOR-Gliedes 24a wird einem Baustein- bzw. Chip-Auswahlanschluß
CS des Speichers 7a zugeführt. Die Ausgangssignale der UND-Glieder 23c und 23d werden
einem NOR-Glied 24b zugeführt. Das Ausgangssignal
des NOR-Gliedes 24b wird einem Chip-Auswahlanschluß CS des Speichers 7b zugeführt. Der Schreibimpuls wird
den Schreibfreigabeanschlüssen WE der Speicher 7a und 7b vom Anschluß 26W zugeführt.
Der Lesezustand und der Schreibzustand der Speicher 7a
und 7b werden je Zeile aufgrund der Verwendung des D-Flipflops 22, der UND-Glieder 23a bis 23d und der
NOR-Glieder 24a und 24b umgeschaltet. Wenn der Leseimpuls von dem Anschluß 26R her zugeführt wird, werden
die Daten der Bezugszeile aus dem Speicher ausgelesen, der im Lesezustand ist. Wenn der Schreibimpuls vom
Anschluß 26W her abgegeben wird, dann werden andererseits
die Daten in den anderen Speicher eingeschrieben, der sich im Schreibzustand befindet.
Mit anderen Worten ausgedrückt heißt dies, daß das am Ausgang Q des Flipflops 32 auftretende Ausgangssignal
dem einen Eingangsanschluß jedes der UND-Glieder 23a und 23d zugeführt wird. Das am Ausgang Q
des Flipflops 22 auftretende Ausgangssignal wird einem Eingangsanschluß jedes der UND-Glieder 23b
und 23c zugeführt. Es sei nunmehr angenommen, daß der Ausgang Q einen hohen Pegel führt und daß der Ausgang
Q einen niedrigen Pegel führt und daß das einen hohen Pegel führende Signal den Anschlüssen 26R und 26V zugeführt
wird, während keine Lese- und Schreibimpulse zugeführt werden. Demgemäß wird das den niedrigen
Pegel aufweisende Signal den anderen Eingangsanschlüssen der UND-Glieder 23a bis 23d über die Inverter 25R
und 25W zugeführt, so daß sämtliche Ausgänge der
UND-Glieder 23a bis 23d einen niedrigen Pegel führen. Demgemäß werden die Ausgänge der NOR-Glieder 24a
und 24t) einen hohen Pegel führen, und das mit einem hohen Pegel auftretende Signal wird den Chip-Auswahlanschlüssen
US der Speicher 7a bzw. 7b zugeführt.
Wenn der mit niedrigem Pegel auftretende Leseimpuls
von dem Anschluß 26R her zugeführt wird, dann wird ein Signal hohen Pegels den anderen Eingangsanschlüssen der
UND-Glieder 23a und 23c über den Inverter bzw. Negator 25R zugeführt. Da der Ausgang Q auf einem hohen
Pegel liegt und da der Ausgang Q auf einem niedrigen Pegel liegt, tritt am Ausgang des UND-Gliedes 23a ein
hoher Pegel auf, und die Ausgänge der UND-Glieder 23b bis 23d werden einen niedrigen Pegel führen. Demgemäß
wird das Ausgangssignal des NOR-Gliedes 24a einen niedrigen Pegel führen, und das Ausgangssignal des
NOR-Gliedes 24b wird einen hohen Pegel führen. Damit wird das einen niedrigen Pegel aufweisende Signal dem
Chip-Auswahlanschluß US des Speichers 7a zugeführt,
und ein Signal hohen Pegels wird dem Chip-Auswahlanschluß CS des Speichers 7b zugeführt.
Wenn der Schreibimpuls niedrigen Pegels von dem An-Schluß 26W her zugeführt wird, dann wird ein Signal
hohen Pegels den anderen Eingangsanschlüssen der UND-Glieder 23b und 23d über den Inverter bzw. das Negationsglied
25W zugeführt. Da der Ausgang Q einen hohen Pegel führt und da der Ausgang Q einen niedrigen
Pegel führt, wird am Ausgang des UND-Gliedes 23d ein hoher Pegel auftreten, und an den Ausgängen der UND-Glieder
23a bis 23c wird ein niedriger Pegel auftreten. Demgemäß wird ein Signal niedrigen Pegels dem Chip-Auswahlanschluß
CS des Speichers 7b zugeführt, und ein Signal hohen Pegels wird dem Chip-Auswahlanschluß US
des Speichers 7& zugeführt. Zugleich wird ein Schreibimpuls
niedrigen Pegels von dem Anschluß 26W her
-32- 36 H143
an die Schreibfreigäbeanschlüsse WE der Speicher 7a
bzw. 7b abgegeben.
Wenn ein Signal niedrigen Pegels an die Chip-Auswahlanschlüsse
US der Speicher 7a und 7b abgegeben wird,
dann treten diese in den Lesezustand ein. Wenn ein Signal niedrigen Pegels an die Chip-Auswahlanschlüsse
CS und die Schreibfreigabeanschlüsse WS der Speicher 7a und 7b abgegeben wird, dann treten diese
in den Schreibzustand ein. Während am Ausgang Q ein hoher Pegel und am Ausgang Q ein niedriger Pegel
auftreten, wird dann, wenn ein Leseimpuls niedrigen Pegels dem Anschluß 26R zugeführt wird, der Speicher 7a
in den Lesezustand eintreten. Wenn der Schreibimpuls
niedrigen Pegels dem Anschluß 26W zugeführt wird, tritt der Speicher 7b in den Schreibzustand ein.
Das Ausgangssignal Q des Flipflops 22 wird dessen Dateneingangsanschluß D zugeführt. Wenn der Zeilenimpuls
von dem Anschluß 21 her zugeführt wird, dann werden demgemäß die Pegel der Ausgangssignale Q und Q
invertiert. Demgemäß wird in der nächsten Zeile das Ausgangssignal Q einen niedrigen Pegel haben, und das
Ausgangssignal "Q wird einen hohen Pegel aufweisen.
Wenn in diesem Falle der einen niedrigen Pegel aufweisende Leseimpuls dem Anschluß 26R zugeführt wird,
dann gelangt der Speicher 7b in den Lesezustand. Wenn der mit niedrigem Pegel auftretende Schreibimpuls dem
Anschluß 26W zugeführt wird, gelangt der Speicher 7a in den Schreibzustand. Auf diese Weise werden die
Lese- und Schreibzustände der Speicher 7a und 7b abwechselnd ^e Zeile umgeschaltet.
Die Leseadressen für die Speicher 7a und 7b werden mittels eines Zählers 28R erzeugt, während die Schreibadressen
mittels eines Zählers 28W erzeugt werden. Wenn der Leseimpuls dem Anschluß 26R zugeführt wird,
-33- 36 H143
wird ein Ausgangssteuersignal ÜC dem Zähler 28R
zugeführt. Ein Ausgangssignal des Zählers 28R wird als Adressensignal dem Speicher zugeführt, der unter
den Speichern7a und 7b im Lesezustand ist. Zugleich wird der Leseimpuls einem Takteingangsanschluß des
Zählers 28R über eine Verzögerungsschaltung R zugeführt,
und der Zähler 28R zählt weiter. Wenn der Schreibimpuls dem Anschluß 26V zugeführt wird, wird
das Ausgangssteuersignal OC dem Zähler 28W zugeführt.
Ein Zählerausgangssignal des Zählers 28W wird als Adressensignal dem anderen Speicher unter den
Speichern 7a und 7b zugeführt, der sich im Schreibzustand befindet. Zugleich wird der Schreibimpuls
einem Takteingangsanschluß des Zählers 28W Über eine Verzögerungsschaltung 29W zugeführt, und dieser Zähler
zählt weiter bzw. hoch.
Der Zeilenimpuls wird als Löschsignal von einem Anschluß 30 her zugeführt. Die Zähler 28R und 28W
werden durch den Zeilenimpuls am Ende einer Zeile gelöscht.
Die Speicher 7a und 7b sind bidirektional mit einem Datenbus 27 verbunden. Die Übergangspositionsinformation,
die von dem FIFO-Register 5 abgegeben wird, wird über den Datenbus 27 übertragen. So sei
beispielsweise angenommen, daß die Übergangspositionen der binären Bilddaten der (n-1)-ten Zeile mit B1, B2,
B3... gegeben sind, wie dies in Fig. 5 veranschaulicht ist, und daß der Speicher 7a sich im Lesezustand befindet,
während der Speicher 7b sich im Schreibzustand befindet. In diesem Falle wird in der (n-1)-ten
Zeile, wie dies in Fig. 6B veranschaulicht ist, die Übergangspositionsinformation B1, B2, Bj5 .... der
binären Bilddaten der (n-1)-ten Zeile, die von dem FIFO-Register 5 abgegeben wird, als Information der
Bezugszeile unter den Adressen 0,1,2,3 ..« in den
-34- 36 H143
Speicher 7b mittels der Adressensignale eingeschrieben, die von dem Zähler 28W erzeugt werden.
In der nächsten η-ten Zeile gelangt der Speicher 7a in den Schreibzustand, und der Speicher 7b gelangt
in den Lesezustand. Wie in Fig. 5 veranschaulicht, ist angenommen, daß die Übergangspositionen der
binären Bilddaten der η-ten Zeile mit A1, A2, A3 ....
gegeben sind. In diesem Falle wird, wie dies in Fig. 6a veranschaulicht ist, die Übergangspositionsinformation
A1, A2, A3 .... der binären Bilddaten der η-ten Zeile, die von dem FIFO-Register 5 ausgegeben
werden, als Information der Bezugszeile entsprechend der nächsten Zeile unter den Adressen
0,1,2,3 .... in den Speicher 7a mittels der Adressensignale
eingeschrieben, die von dem Zähler 28V erzeugt werden. Die Übergangspositionsinformation B1,
B2, B3 .... der (n-1)-ten Zeile, die in den Speicher 7b eingeschrieben worden ist, wird mittels der Adressensignale
sequentiell ausgelesen, die von dem Zähler 28R erzeugt werden. Die Übergangspositionsinformation
der Bezugszeile, die für die Codierung und Decodierung der Bilddaten der η-ten Zeile erforderlich ist, wird
über den Datenbus 27 zu der Mikroprogrammsteuereinheit 6 hin übertragen.
Die Übergangspositionsinformation wird abwechselnd je Zeile in die Speicher 7a bzw. 7b als Positionsinformation der Bezugszeile für die Codierung oder
Decodierung der Bilddaten der nächsten Zeile mittels der Adressensignale eingeschrieben, die von dem Zähler
28W erzeugt werden. Die Positionsinformation der Bezugszeile zur Codierung oder Decodierung der Bilddaten
der Codierungszeile wird mittels der Adressensignale ausgelesen, die durch den Zähler 28R erzeugt
werden.
-35- 36 U143
Entsprechend dem obigen Aufbau werden die Lese- und Schreibzustände der Speicher 7a und 7b je Zeile
durch den Zeilenimpuls abwechselnd umgeschaltet. Die Übergangspositionsinformation der Bezugszeile, die
für die Codierung erforderlich ist, wird aus einem Speicher ausgelesen. Die Übergangspositionsinformation
der Codierungszeile wird in den anderen Speicher eingeschrieben. Auf diese Weise wird die Übergangspositionsinformation
in die Speicher 7a und 7b anstelle der binären Bilddaten eingeschrieben. Demgemäß ist
der Schritt der Ermittlung der übergangspunkte aus
den binären Bilddaten unnötig, und die Verarbeitungszeitspanne kann verkürzt werden. Darüber hinaus besteht
keine Forderung dahingehend, Speicher großer Kapazitäten als Speicher 7a und 7b zu verwenden,
so daß der GesamtSchaltungsaufwand vermindert werden
kann.
In der Decodierungsschaltung 11 ist die Signalerzeugungsschaltung
für die Erzeugung des binären Bildsignals auf der Grundlage der Lauflänge so aufgebaut,
wie dies in Fig. 7 veranschaulicht ist«.
Gemäß Fig. 7 sind Vier-Bit-Abwärtszähler 31a, 31b und 31c miteinander in Reihe bzw. Kaskade geschaltet,
um einen 12-Bit-Zähler 31 zu bilden. Ein Übertragssignal wird von jedem der Abwärtszähler 31a, 31b
und 31c abgegeben, wenn der Zählwert Null wird.
Das Übertrags-Ausgangssignal des Zählers 31a wird dabei als Zählfreigabesignal dem Zähler 31b über
ein ODER-Glied 32 zugeführt. Das Übertrags-Ausgangssignal des Zählers 31b wird als Zählfreigabesignal
dem Zähler 31c zugeführt. Die Übertrags-Ausgangssignale der Zähler 31a, 31b und 31c werden außerdem
einem UND-Glied 33 zugeführt.
-36- 36 H143
Anschließend wird der Wert der Run- bzw. Lauf länge in dem 12-Bit-Zähler 31 festgelegt. Dieser Wert wird
durch das Taktsignal vermindert, welches einem Anschluß 34 zugeführt wird. Wenn die Zählwerte der
Zähler 31a, 31b und 31c Null werden, wird ein Signal hohen Pegels von dem UND-Glied 33 erzeugt und an die
Mikroprogrammsteuereinheit 6 abgegeben, so daß die Erzeugung des Binärsignals gesteuert wird«
Die binären Ausgangssignale der Zähler 31b und 31c werden ferner einem UND-Glied 35 zugeführt. Dabei
wird mittels des UND-Gliedes 35 eine überprüfung vorgenommen um festzustellen, ob der Zählwert des
Zählers 31 über 16 liegt oder nicht. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn der Zähl wert
des Zählers 31 fünfzehn ist oder einen niedrigen Wert hat, die Zählwerte der Zähler 31b und 31c Null werden
und daß die Übertrags-Ausgangs signale von den Zählern 31b und 31c erzeugt werden, so daß ein Signal
hohen Pegels von dem UND-Glied 35 erzeugt wird. Auf diese Weise ist es möglich festzustellen, ob der Wert
der Lauf länge in dem Zähler auf 16 oder einen höheren Wert eingestellt ist.
Das Ausgangssignal des UND-Gliedes 35 wird einer Impulserzeugungsschaltung 36 zugeführt. Wenn der Wert
des Zählers 31 16 oder höher ist, wird ein Ausgangsimpuls von der Impulserzeugungsschaltung 36 erzeugt.
Dieser Ausgangsimpuls wird als Zählfreigabesignal über das ODER-Glied 32 dem Zähler 31b zugeführt. Zugleich
wird das Ausgangs signal der Impulserzeugungsschaltung
36 einer Verknüpfungsschaltung 37 zugeführt, so daß das Zählfreigabesignal des Zählers 31a unterbrochen
wird.
Demgemäß wird dann, wenn der Wert der Lauflänge in dem
-37- 36 H143
Zähler 31 auf 16 oder einen höheren Wert eingestellt
ist, der Zähler 31b in den Zählfreigabezustand gelangen,
und der Zählbetrieb des Zählers 31a wird gestopt. Während der Wert des Zählers 16 oder mehr
beträgt, wird somit der Zähler 31b auf jeden Taktimpuls abwärts zählen, der von dem Anschluß 34 her
zugeführt wird. Der Wert des 12-Bit-Zählers 31 wird
zum Zeitpunkt des Auftretens jedes Taktimpulses um vermindert. Wenn der Wert des Zählers 31 15 oder weniger
wird, wird die Verknüpfungsschaltung 37 durch das Ausgangssignal der Impulserzeugungsschaltung 36 geöffnet,
und der Zähler 31a gelangt in den Zählfreigabezustand. Der Zähler 31a zählt auf jeden Taktimpuls hin
abwärts, der vom Anschluß 34 her zugeführt wird, und der Wert des Zählers 31 wird jeweils um 1 vermindert.
Das binäre Bildsignal wird von einer binären Bildsignalerzeugungsschaltung
38 auf ein Kommando von der Mikroprogrammsteuereinheit 6 her erzeugt. Ein Ausgangssignal
der Erzeugungsschaltung 38 wird der Serien-Parallel-Umsetzschaltung 8 und einer Pufferschaltung
je Taktimpuls zugeführt. Das binäre Bildsignal, dessen sämtliche 16 Bits weiß oder schwarz sind, wird durch
die Pufferschaltung 39 gebildet.
Wenn der bezüglich des Zählers festgelegte bzw. eingestellte Wert 16 oder mehr ist, wird das Ausgangssignal
der Impulserzeugungsschaltung 36 an die Pufferschaltung 39 abgegeben, und das binäre Bildsignal,
dessen sämtliche 16 Bits weiß oder schwarz sind, wird an das FIFO-Register 9 abgegeben. Demgemäß wird das
binäre Bildsignal der 16 Bildelemente bzw. Pixel durch einen Taktimpuls an das FIFO-Register 9 abgegeben.
Wenn der bezüglich des Zählers festgelegte Wert 15 oder weniger beträgt, wird das 16 Bits umfassende
Ausgangssignal, welches in dem Serien-
Parallel-Wandler 8 in das parallele Datensignal umgesetzt
worden ist, dem FIFO-Register 9 zugeführt.
Gemäß dem oben beschriebenen Aufbau wird dann, wenn die Lauflänge bezüglich des Zählers beispielsweise
auf 16 oder einen höheren Wert eingestellt ist, das binäre Bildsignal aus beispielsweise 16 Pixel durch
einen Taktimpuls abgegeben, so daß die Verarbeitungszeit für die Decodierung vermindert werden kann.
Claims (1)
- : 36UU3PATENTANWÄLTE Telefon (Οθθ) 29 66 84-86r»ir>i ir.« u K/HTQi^uEOi ir-»w ΤβΙθΧ 523155 mitsh dDipl.-lng. H. MITSCHERLICH Telegramme PatentpaapDipL-lng. K. GUNSCHMANN Telecopier (089) 22 68 31Dipl.-lng.Dr.rer.nat. W. KÖRBER ™*£ ^S*7*4 Dipl.-Ing. J. SCHMIDT-EVERSDipl.-lng. W. MELZER Steinsdorfstraße 10european patent attorneys D-8000 München 2225. April 1986SONY CORPORATION7-35, Kitashinagawa 6-chomeShinagawa-kuTokyo / JAPANPatentansprüche1. Anordnung zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß eine Dateneingabeeinrichtung (1) für die Aufnahme der Eingangsbilddaten in uncodierter oder in komprimierter Codeform vorgesehen ist,daß mit der Dateneingabeeinrichtung eine Codierungseinrichtung (12) verbunden ist, welche die aufge- nommenen codierten Eingabebilddaten codiert und in komprimierter Codeform ausgibt,daß eine DeCodierungseinrichtung (11) vorgesehen ist, die mit der Dateneingabeeinrichtung (1) verbunden ist und die die in komprimierter Codeform aufgenommenen Eingabebilddaten decodiert und sie in uncodierter und unkomprimierter Form abgibt,daß eine Steuereinrichtung (6) mit einer Steuerprogrammspeichereinrichtung (7) für die Steuerung der Codierungseinrichtung (12) und der Decodierungseinrichtung (11) vorgesehen ist und selektiv die Codierungseinrichtung (12) veranlaßt, die empfangenen■·-_' 36 U143uncodierten Eingabebilddaten zu codieren und zu komprimieren, oder die Decodierungseinrichtung (11) veranlaßt, die empfangenen Eingangsbilddaten aus der komprimierten Datenform zu decodieren und zu entkomprimieren,und daß eine Datenausgabeeinrichtung (8,9) mit der Codierungseinrichtung (12) und der Decodierungseinrichtung (11) verbunden ist für die Abgabe von komprimierten Codedaten von der Codierungseinrichtung (12) oder von uncodierten, unkomprimierten Daten von der Decodierungseinrichtung (11) her«,2c Anordnung zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß eine Dateneingangs schal tungseinrichtung für die Aufnahme von Eingangsbilddaten vorgesehen ist, die erste und zweite Binärwerte aufweisen, daß eine Codierungsschaltungseinrichtung (12) vorgesehen ist, die die Eingangsbilddaten zu komprimierten Codedaten codiert,daß eine DatenausgabeSchaltungseinrichtung für die Ausgabe der komprimierten Codedaten vorgesehen ist und daß die Codierungsschaltungseinrichtung folgende Einrichtungen aufweist:(i) eine erste Detektorschaltungseinrichtung (16) für die Ermittlung von Übergangspunkten, an denen der Wert der Eingangsbilddaten sich von einem zum anderen der beiden Binärwerte ändert, (ii) eine Zähler einrichtung (17), für die Erzeugung von Adressen der Übergangspunkte der Eingangsbilddaten,(iii) eine zweite Detektorschaltungseinrichtung (14b, 14W) für die Feststellung, ob der Wert der Eingangsbilddaten sich während einer eine bestimmte Zeitspanne überschreitenden Zeitspanne nicht ändert, (iv) eine Steuereinrichtung (20) zur Steuerung der Zählereinrichtung (17) derart, daß mit einer36UH3schnelleren als der normalen Geschwindigkeit während jeder bestimmten Zeitspanne gezählt wird, bis eine bestimmte Zahl erreicht ist, wenn der Wert der Eingang sbilddat en sich während einer die bestimmte Zeitspanne überschreitenden Zeitspanne nicht ändert, (v) und eine Codierungseinrichtung zur Codierung der Eingangsbilddaten unter Heranziehung der Adressen der Übergangspunkte der Eingangsbilddaten.3. Anordnung zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß eine Dateneingangsschaltungseinrichtung (1,2) für die Aufnahme von Eingangsbilddaten vorgesehen ist, daß eine Codierungsschaltungseinrichtung vorgesehen ist für die Codierung der Eingangsbilddaten zu komprimierten Codedaten, indem die Korrelation zwischen einer vorangehenden Zeile als Bezugszeile und einer Codierungszeile ausgenutzt wird, daß eine Datenausgabeschaltungseinrichtung für die Ausgabe der komprimierten Codedaten vorgesehen ist, und daß diese Codierungsschaltungseinrichtung folgende Einrichtungen umfaßt:(i) eine Detektorschaltungseinrichtung für die Ermittlung von Übergangspunkten, bei denen der Wert der Eingangsbilddaten sich von einem zum anderen der beiden Binärwerte ändert, wobei daraufhin Informationsdaten entsprechend den betreffenden Übergangspunkten erzeugt werden, (ii) erste und zweite Speichereinrichtungen (7a,7b) für die Speicherung der Informationsdaten, (iii) eine Steuereinrichtung (6) für die Steuerung der beiden Speiehereinrichtungen (7a,7b), derart, daß während eine der beiden Speichereinrichtungen sich in einem Schreibzustand befindet, die andere Speichereinrichtung sich in einem Lesezustand befindet, wobei die Schreib- und Lesezustände je Zeile abwechselnd geändert werden,(iv) eine Schalteinrichtung für die selektive Verbindung der Eingangsschaltungseinrichtung entweder mit der ersten oder der zweiten Speichereinrichtung (7a,7b),(v) und eine Codiereinrichtung zum Auslesen der Informationsdaten entsprechend den Ubergangspunkten einer vorangehenden Zeile aus einer der beiden Speichereinrichtungen sowie zum Einschreiben der Informationsdaten entsprechend den Übergangspunkten einer Codierungszeile in die andere der beiden Speichereinrichtungen.4. Anordnung zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß eine Dateneingangsschaltungseinrichtung für die Aufnahme von komprimierten Codedaten vorgesehen ist, daß eine Decodierungsschaltungseinrichtung für die Decodierung der eingangsseitig zugeführten komprimierten Codedaten zu abzugebenden Ausgangsbilddaten vorgesehen ist,daß eine Datenausgabeschaltungseinrichtung für die Ausgabe von Ausgangsbilddaten vorgesehen ist und daß die Decodierungsschaltungseinrichtung folgende Einrichtungen aufweist:(i) eine Zählereinrichtung (28R, 28W) für die Voreinstellung einer Lauflänge der eingangsseitig auftretenden komprimierten Codedaten, (ii) eine DetektorSchaltungseinrichtung zur Feststellung, ob die Lauflänge der eingangsseitigen komprimierten Codedaten eine bestimmte Zahl übersteigt,(iii) eine Steuereinrichtung zum Steuern der Zählereinrichtung, derart, daß mit einer höheren als der normalen Geschwindigkeit gezählt wird, wenn die Lauflänge der eingangsseitig auftretenden komprimierten Codedaten eine bestimmte Zahl übersteigt,_5_ 36 H H3(iv) und eine Decodereinrichtung für die Erzeugung von binären Bilddaten entsprechend der in der Zählereinrichtung voreingestellten Lauflänge.5ο Anordnung zur Verarbeitung von Zeilen von Bilddaten, dadurch gekennzeichnet, daß eine Dateneingabe-/Ausgabeschaltung für die Aufnahme und Ausgabe von binären Bilddaten bzw. komprimierten Codedaten vorgesehen ist, daß eine Codierungsschaltung vorgesehen ist, die folgende Einrichtungen aufweist:(i) eine erste Detektorschaltung für die Ermittlung von Übergangspunkten, an denen der Wert der eingangsseitigen binären Bilddaten sich vom einen Wert zum anderen ändert,(ii) einen Aufwärtszähler für die Erzeugung von Adressen der Übergangspunkte,(iii) eine zweite Detektorschaltung, die feststellt, ob der Wert der eingangsseitigen binären Bilddaten sich während einer bestimmten Zeitspanne nicht ändert, derart, daß der Aufwärtszähler so gesteuert wird, daß er mit einer höheren als der normalen Geschwindigkeit zählt,
Civ) und Einrichtungen zum Codieren der Eingangsbilddaten zu ausgangsseitigen komprimierten Codedaten, indem die Korrelation zwischen einer vorangehenden Zeile, die als Bezugszeile dient, und einer nachfolgenden Codierungszeile auf der Grundlage der Adressen der Übergangspunkte ausgenutzt wird, daß eine Decodierungsschaltung mit einem Abwärtszähler für die Voreinstellung einer Lauflänge der eingangsseitigen komprimierten Codedaten sowie eine dritte Detektorschaltung vorgesehen sind, die feststellt, ob die Lauflänge der eingangsseitigen komprimierten Codedaten eine bestimmte Zahl überschreitet, daß eine Einrichtung zu einer solchen Steuerung des Abwärtszählers vorgesehen ist, daß dieser mit einer- : 3614U3höheren als einer normalen Geschwindigkeit abwärts zählt, wobei die eingangsseitigen komprimierten Codedaten zu ausgabeseitigen binären Bilddaten decodiert werden,daß ein Paar von Datenspeichern für die Speicherung von Adressen der Übergangspunkte ausgewählter Zeilen der Bilddaten vorgesehen ist,daß eine Steuerschaltungseinrichtung vorgesehen ist, die einen der Datenspeicher veranlaßt, in einem Schreibzustand zu arbeiten, während der andere Speicher in einem Lesezustand arbeitet, und die abwechselnd die Schreib- und Lesezustände je Zeile ändert, derart, daß die Adressen der Übergangspunkte einer vorangehenden Zeile aus einem der betreffenden Datenspeicher gelesen oder in einen der betreffenden Datenspeicher eingeschrieben werden und daß die Adressen der Übergangspunkte einer Codierungs- oder Decodierungszeile aus einem der betreffenden Speicher gelesen oder in den anderen Speicher eingeschrieben werden,und daß ein Mikroprozessor einschließlich Programmspeicher vorgesehen ist, um die Codierungseinrichtung und die Decodierungseinrichtung selektiv zu veranlassen, derart zu arbeiten, daß die Dateneingabe-Datenausgabeschaltung selektiv die binären Bilddaten und die komprimierten Codedaten aufnimmt bzw. abgibt.6. Verfahren zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß Eingangsbilddaten mit ersten und zweiten Binärwerten aufgenommen werden,daß die Eingangsbilddaten zu komprimierten Codedaten codiert werden,daß die komprimierten Codedaten ausgegeben werden, und daß die Codierung folgende Schritte umfaßt:36HH3(i) es werden die Übergangspunkte ermittelt, an denen der Wert der Eingangsbilddaten sich vom einen zum anderen der beiden Binärwerte ändert, (ii) es werden Adressen der Übergangspunkte der Eingangsbilddaten erzeugt, indem die Zählung in einem Zähler weitergeführt wird,(iii) es wird festgestellt, ob der Wert der Eingangsbilddaten sich während einer eine bestimmte Zeitspanne überschreitenden Zeitspanne nicht ändert, (iv) die Zahlung in dem Zähler wird mit einer höheren als der normalen Geschwindigkeit fortgeführt, bis eine bestimmte Zahl während jeder bestimmten Zeitspanne erreicht ist, wenn der Wert der Eingangsbilddaten sich während einer die bestimmte Zeitspanne überschreitenden Zeitspanne nicht ändert,(v) die Eingangsbilddaten werden unter Heranziehung der Adressen der Übergangspunkte der Eingangsbilddaten codiert.7. Verfahren zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß Eingangsbilddaten aufgenommen werden, daß die Eingangsbilddaten zu komprimierten Codedaten codiert werden, indem die Korrelation zwischen einer vorangehenden Zeile als Bezugszeile und einer Codierungszeile ausgenutzt wird,daß die komprimierten Codedaten abgegeben werden und daß die Codierung folgende Schritte umfaßt: (i) es werden Übergangspunkte ermittelt, an denen der Wert der Eingangsbilddaten sich von einem zum anderen der beiden Binärwerte ändert, wobei Informationsdaten entsprechend den Übergangspunkten erzeugt werden,
(ii) die Informationsdaten werden selektiv entweder in einer ersten oder in einer zweiten Speichereinrichtung gespeichert,-δ-(iii) die erstenund zweite^ Speichereinrichtungen werden so gesteuert, daß bei in einem Schreibzustand befindlicher erster bzw. zweiter Speichereinrichtung die andere Speichereinrichtung sich in einem Lesezustand befindet und daß die Schreib- und Lesezustände je Zeile sich abwechseln,(iv) die Informationsdaten entsprechend den Übergangspunkten einer vorangehenden Zeile werden aus der ersten bzw. zweiten Speichereinrichtung ausgelesen, und die Informationsdaten entsprechend den Übergangspunkten einer Codierungszeile werden in die andere der beiden Speichereinrichtungen eingeschriebene8ο Verfahren zur Verarbeitung eines Bildsignals, dadurch gekennzeichnet, daß komprimierte Codedaten aufgenommen werden, daß die aufgenommenen komprimierten Codedaten decodiert werden,
daß Ausgangsbilddaten abgegeben werden und daß die Decodierung folgende Schritte umfaßt:(i) es wird ein Zähler mit einer Lauflänge der eingangsseitigen komprimierten Codedaten voreingestellt, (ii) es wird festgestellt, ob die Lauflänge der eingangsseitigen komprimierten Codedaten eine bestimmte Zahl überschreitet,(iii) der Zähler wird so gesteuert, daß mit einer höheren als der normalen Geschwindigkeit gezählt wird, wenn die Lauflänge der eingangsseitigen komprimierten Codedaten, eine bestimmte Zahl überschreitet, (iv) es werden binäre Bilddaten entsprechend der in dem Zähler voreingestellten Lauflänge erzeugt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9138285A JPS61251275A (ja) | 1985-04-27 | 1985-04-27 | 画像信号の処理回路 |
JP9292085A JPS61251369A (ja) | 1985-04-30 | 1985-04-30 | 画像信号の符号化回路 |
JP9291985A JPS61251370A (ja) | 1985-04-30 | 1985-04-30 | 画像信号の復号化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3614143A1 true DE3614143A1 (de) | 1986-11-06 |
DE3614143C2 DE3614143C2 (de) | 1997-01-23 |
Family
ID=27306722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3614143A Expired - Fee Related DE3614143C2 (de) | 1985-04-27 | 1986-04-25 | Anordnung und Verfahren zur Codierung und Decodierung eines komprimierten Bildsignals |
Country Status (6)
Country | Link |
---|---|
US (1) | US4955061A (de) |
CA (1) | CA1291822C (de) |
DE (1) | DE3614143C2 (de) |
FR (1) | FR2581280B1 (de) |
GB (1) | GB2175769B (de) |
NL (1) | NL8601086A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02235185A (ja) * | 1989-03-09 | 1990-09-18 | Ricoh Co Ltd | 図形再生方法 |
KR930006750B1 (ko) * | 1989-06-29 | 1993-07-23 | 삼성전자 주식회사 | 화상데이터 부호화장치 |
US5196945A (en) * | 1990-09-04 | 1993-03-23 | Motorola, Inc. | Data compression/expansion circuit for facsimile apparatus |
US5229863A (en) * | 1990-12-24 | 1993-07-20 | Xerox Corporation | High speed CCITT decompressor |
NL9201415A (nl) * | 1992-08-06 | 1994-03-01 | Oce Nederland Bv | Werkwijze en inrichting voor het coderen en decoderen van digitale beeldgegevens. |
JPH06274612A (ja) * | 1993-03-17 | 1994-09-30 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
KR100363588B1 (ko) * | 1993-03-25 | 2003-02-17 | 세이코 엡슨 가부시키가이샤 | 화상처리장치 |
JPH07322075A (ja) * | 1994-03-29 | 1995-12-08 | Mitsubishi Electric Corp | 画像処理装置及びスキャナ装置及びプリンタ装置及びディジタル複写機及びディスプレイ装置 |
EP0677811A1 (de) * | 1994-04-15 | 1995-10-18 | Canon Kabushiki Kaisha | Bildverarbeitungssystem mit sofortiger JPEG-Kompression |
DE19952766A1 (de) * | 1999-11-02 | 2001-05-03 | Micronas Gmbh | Verfahren zum Wiedergeben des Farbwertes |
US6888968B1 (en) * | 2000-09-21 | 2005-05-03 | Kabushiki Kaisha Toshiba | Image processing apparatus and image processing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4500926A (en) * | 1981-06-17 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Data-recording apparatus |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3670099A (en) * | 1968-03-18 | 1972-06-13 | Itek Corp | Facsimile system utilizing pre-scan detection of indicia |
US3916095A (en) * | 1972-02-17 | 1975-10-28 | Dacom Inc | Dual-line data compression method and system for compressing, transmitting and reproducing facsimile data |
US3912861A (en) * | 1974-01-30 | 1975-10-14 | Exxon Research Engineering Co | Method and apparatus for time compression of facsimile transmissions |
US4107648A (en) * | 1976-04-12 | 1978-08-15 | Bell Telephone Laboratories, Incorporated | Scan encoding of two dimensional pictorial entities |
US4228469A (en) * | 1976-04-30 | 1980-10-14 | Exxon Research & Engineering Co. | Method and apparatus for time compression of facsimile transmissions |
US4092676A (en) * | 1976-12-29 | 1978-05-30 | Xerox Corporation | Block length multiple plus run length residue codes for run length encoding |
FR2441297A1 (fr) * | 1978-11-09 | 1980-06-06 | Cit Alcatel | Dispositif de conversion binaire et applications aux emetteurs et recepteurs d'informations d'image a reduction de redondance |
US4376933A (en) * | 1979-02-22 | 1983-03-15 | Xerox Corporation | Circuit for compacting data |
JPS583473A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 圧縮符号化方式 |
CH653813A5 (de) * | 1982-02-10 | 1986-01-15 | Woertz Oskar | Elektrische klemme. |
IT1155650B (it) * | 1982-03-19 | 1987-01-28 | Olivetti & Co Spa | Metodo ed apparecchiatura di compressione e decompressione di informazioni digitali di immagini |
US4486784A (en) * | 1982-12-27 | 1984-12-04 | International Business Machines Corporation | Image compression systems |
JPS59126368A (ja) * | 1983-01-10 | 1984-07-20 | Hitachi Ltd | 符号化復号化装置 |
JPS6018061A (ja) * | 1983-07-12 | 1985-01-30 | Fuji Xerox Co Ltd | 原稿読取装置の副走査方法 |
US4700234A (en) * | 1983-08-30 | 1987-10-13 | Canon Kabushiki Kaisha | Image processing system |
US4568983A (en) * | 1983-12-07 | 1986-02-04 | The Mead Corporation | Image data compression/decompression |
US4716467A (en) * | 1985-02-27 | 1987-12-29 | Advanced Micro Devices, Inc. | Speed-up method and apparatus for two-dimensional facsimile coding and decoding |
JPS6238658A (ja) * | 1985-08-14 | 1987-02-19 | Hitachi Ltd | 副走査速度の制御方法 |
-
1986
- 1986-04-24 GB GB8610045A patent/GB2175769B/en not_active Expired
- 1986-04-25 CA CA000507581A patent/CA1291822C/en not_active Expired - Lifetime
- 1986-04-25 DE DE3614143A patent/DE3614143C2/de not_active Expired - Fee Related
- 1986-04-25 FR FR8606066A patent/FR2581280B1/fr not_active Expired - Fee Related
- 1986-04-28 NL NL8601086A patent/NL8601086A/nl not_active Application Discontinuation
-
1988
- 1988-12-06 US US07/281,904 patent/US4955061A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4500926A (en) * | 1981-06-17 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Data-recording apparatus |
Also Published As
Publication number | Publication date |
---|---|
FR2581280B1 (fr) | 1994-02-25 |
NL8601086A (nl) | 1986-11-17 |
CA1291822C (en) | 1991-11-05 |
FR2581280A1 (fr) | 1986-10-31 |
US4955061A (en) | 1990-09-04 |
GB8610045D0 (en) | 1986-05-29 |
DE3614143C2 (de) | 1997-01-23 |
GB2175769A (en) | 1986-12-03 |
GB2175769B (en) | 1989-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0276753B1 (de) | Verfahren und Vorrichtung zur digitalen Nachrichtenübertragung und/oder -aufzeichnung und -wiedergabe | |
EP0230437B1 (de) | Verfahren zum komprimieren und dekomprimieren mehrerer strukturverwandter datenfolgen sowie einrichtungen zur durchführung des verfahrens | |
DE2830925C2 (de) | ||
DE2725395A1 (de) | Einrichtung zur echtzeittransformation einer n . n bitkonfiguration | |
DE2728594A1 (de) | Magnetischer leser fuer strichkodierte zeichen | |
DE3415470A1 (de) | Geraet und verfahren zum codieren und speichern von rasterabtastbildern | |
DE2740009A1 (de) | Vorrichtung zur steuerung von information, die auf einer fernsehartigen sichtvorrichtung dargestellt werden soll | |
DE2814084A1 (de) | Sichtanzeigeeinrichtung | |
DE2830924A1 (de) | Einrichtung zum aufzeichnen und/oder uebertragung von digitalen signalen | |
DE2725362A1 (de) | Verfahren zum verarbeiten von farbfernsehsignalen | |
DE2457732A1 (de) | Verfahren und anordnung zur codierung und decodierung von information | |
DE3419448C2 (de) | ||
DE2728889C3 (de) | Verfahren und Vorrichtung zum Übertragen eines Zweipegel-Faksimilesignals | |
DE3711201C2 (de) | ||
DE3614143A1 (de) | Anordnung und verfahren zur verarbeitung eines bildsignals | |
DE2805294C2 (de) | Codierende Übertragungsanlage für Faksimile-Signale | |
DE2357168A1 (de) | Speichermodul fuer eine datenverarbeitungseinheit | |
DE2558264B2 (de) | Verfahren zur Verdichtung binärer Bilddaten | |
DE2340230A1 (de) | Verfahren und vorrichtung zur vorhersage des signalpegelwertes eines nachrichtenelementes | |
DE2053341A1 (de) | Verfahren zur Kompression und Dekompression digital kodierter Daten für graphische Zeichen | |
DE2515099A1 (de) | Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
DE2703559A1 (de) | Rechnersystem | |
DE3406624A1 (de) | Datendecodiereinrichtung | |
DE4409066C2 (de) | Bilddaten-Kompressions/Expansions-Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |