JPH0324896A - 特定の領域のビデオ信号を取り込む装置 - Google Patents
特定の領域のビデオ信号を取り込む装置Info
- Publication number
- JPH0324896A JPH0324896A JP15926089A JP15926089A JPH0324896A JP H0324896 A JPH0324896 A JP H0324896A JP 15926089 A JP15926089 A JP 15926089A JP 15926089 A JP15926089 A JP 15926089A JP H0324896 A JPH0324896 A JP H0324896A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video signal
- signals
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
この発明は、特定のライン番号のビデオ信号をメモリに
保持する装置に関し、特にビデオ信号を測定するビデオ
信号測定器に用いて好適な特定の領域のビデオ信号を取
り込む装置である．く従来技術〉 ビデオ信号の良否などを測定するビデオ信号測定器にお
いては、１画面のビデオ信号をメモリに収り込み、この
メモリに格納された信号を種々の方法によって測定する
ようにする．第６図にこのようなビデオ信号測定器に用
いるビデオ信１｝収り込み装置の構成を示す．第６図に
おいて、ビデオ信号はフィルタなどのアナログ回路１に
より高調波ノイズが除去され、Ａ Ｄ変換部２によりデ
ジタル信号に変換される．変換されたデジタル信号はメ
モリ３に格納される．この格納されたデシタル信号は図
示しないデジタルシグナルプロセッサなどで波形解析が
なされ、その良否が判定される。
保持する装置に関し、特にビデオ信号を測定するビデオ
信号測定器に用いて好適な特定の領域のビデオ信号を取
り込む装置である．く従来技術〉 ビデオ信号の良否などを測定するビデオ信号測定器にお
いては、１画面のビデオ信号をメモリに収り込み、この
メモリに格納された信号を種々の方法によって測定する
ようにする．第６図にこのようなビデオ信号測定器に用
いるビデオ信１｝収り込み装置の構成を示す．第６図に
おいて、ビデオ信号はフィルタなどのアナログ回路１に
より高調波ノイズが除去され、Ａ Ｄ変換部２によりデ
ジタル信号に変換される．変換されたデジタル信号はメ
モリ３に格納される．この格納されたデシタル信号は図
示しないデジタルシグナルプロセッサなどで波形解析が
なされ、その良否が判定される。
第７図にビデオ信号の波形の一例を示す．この波形は１
水千走査周期間の波形であり、Ｐ Ａ Ｌ方式では６４
μＳの周期を有し、６２５本で１画面が栴成される。ま
た、Ｎ ’ｒ’ Ｓ Ｃ方式では６３．５μｓの周期で
５２５本で１画面が構成される．ＡＤ変換部２の変換周
波数はビデオ信号の副搬送波の周波数ｆｓｃの４倍の周
波数が選ばれる．すなわち、１波形を４点のデジタル信
号で表わす．この変換周波数はＰ Ａ Ｌ方式では約１
７．７３４ＭＨｚであり、ＮＴＳＣ方式では１４．３１
８１８ＭＨｚである。ＰＡＬ方式では１画面のビデオ信
号を収り込むためには１７．７３４ＭＨｚで６４×６２
５μｓ間のデータを格納できもメモリ、すなわち約７１
０ｋワードのメモリが必要であり、ＮＴＳＣ方式でも約
４８０ｋワードのメモリが必要である。
水千走査周期間の波形であり、Ｐ Ａ Ｌ方式では６４
μＳの周期を有し、６２５本で１画面が栴成される。ま
た、Ｎ ’ｒ’ Ｓ Ｃ方式では６３．５μｓの周期で
５２５本で１画面が構成される．ＡＤ変換部２の変換周
波数はビデオ信号の副搬送波の周波数ｆｓｃの４倍の周
波数が選ばれる．すなわち、１波形を４点のデジタル信
号で表わす．この変換周波数はＰ Ａ Ｌ方式では約１
７．７３４ＭＨｚであり、ＮＴＳＣ方式では１４．３１
８１８ＭＨｚである。ＰＡＬ方式では１画面のビデオ信
号を収り込むためには１７．７３４ＭＨｚで６４×６２
５μｓ間のデータを格納できもメモリ、すなわち約７１
０ｋワードのメモリが必要であり、ＮＴＳＣ方式でも約
４８０ｋワードのメモリが必要である。
く発明が解決すべき課題〉
しかしながら、この様な波形収り込み装置では、メモリ
３に大容量のメモリが必要でり、かつ高価な高速メモリ
を用いなければならないため、高価になるという課題が
あった． 一方、ビデオ信９を測定するためには任意の連続する１
０ラインを数箇所測定すれば十分であり、取り込んだ大
部分のデータは使用されないという課題もあった。
３に大容量のメモリが必要でり、かつ高価な高速メモリ
を用いなければならないため、高価になるという課題が
あった． 一方、ビデオ信９を測定するためには任意の連続する１
０ラインを数箇所測定すれば十分であり、取り込んだ大
部分のデータは使用されないという課題もあった。
く発明の目的〉
この発明の目的は、必要な区間のデータのみ取り込むよ
うにして、メモリの容量を削減できるようにしたビデオ
信Ｂ取り込み装置を提供する平にある。
うにして、メモリの容量を削減できるようにしたビデオ
信Ｂ取り込み装置を提供する平にある。
く課題を解決する為の手段〉
前記課題を解決するために本発明では、垂直同期信号に
上って動作が開始され、水平同期信号によってカウント
されるカウンタのカウントｆ直があらかじめ設定された
値になった時にイネーブル信号を発生させ、このイネー
ブル信号が出力されている間アドレス信号及び書き込み
信号を発生させて、これらの信号によりデジタル信３に
変換されたビデオ信号を取り込むようにしたものである
．〈作用〉 必要な領域のみ取り込むようにして、メモリの容量を削
減するようにした． く実施例〉 第１図に本発明に係るビデオ信号取り込み装置の一実施
例を示す。第１図において、ＩＯはランヂであり、垂直
同期信号Ｖが入力され、この信号をラッチする。１１は
１０ビットのカウンタであり、ラッチ１０の出力がその
イネーブル端子ＥＨに、水平同期信号Ｈがクロック端子
に入力される．カウンタ１１はＰＡＬ方式の場合は６２
５進、Ｎ”ｒ ｓ ｃ方式の場合は５２５進カウンタと
する。ｌ２はイネーブル信号発生部であり，，コンバレ
ータ１２１、レジスタ１２２、カウンタ１２３及びラッ
ヂ１２４から構成される．レジスタ１２２及びカウンタ
１２３には図示しない７ントローラからあらかじめ所定
の値が設定される。コンバレータ１２１にはカウンタ１
１のカウントｔＭ及びレジスタ１２２に設定された値が
入力され、これらの値を比較する．コンバレータ１２１
の出力はカウンタ１２３のイネーブル端子ＥＮ及びラッ
チ１２４のクロック端子に入力される．カウンタ１２３
のクロック端子には水平同期信号Ｈが入力される．ラッ
チ１２４の出力Ｑが、二のイネーブル信号発生部１２の
出力になる。１３へ−１．５はイネーブルは信号発生部
１２と同じ横成を有するイネーブル発生部である．１６
はＯＲゲートであり．イネーブル信号発生部１２〜１５
の出力が入力される．１７はアドレス発生部であり、Ｏ
Ｒゲーｌ・１６の出力がそのイネーブル端子ＥＮに入力
される．このアドレス発生部は副搬送波のｌ１倍のクロ
ック４ｆＳＣをカウント １，てアドレス信弓ｇ及び書
き込み信号ｈを出力する．１８はマルチプレクサであり
、アドレス発生部１７の出力であるアドレス信号ｇと書
き込み信号ｈ及び図示しないコンＩ・ローラから出力さ
れるアドレス信号ｊと書き込み信号ｋが入力され、これ
らの信号を選択する．１９はＡＤ変換部であり、ビデオ
信号を副搬送波の４倍の周波数４ｆ，。の周期でデジタ
ル信号に変換する，２０はマルチブレクサであり、ＡＤ
変換部１つの出力と図示しないコンｌ・ローラからの出
力が入力され、これらの信号を選択する。２ｌはメモリ
であり、マルチプレクサ２０の出力か書き込みデータと
して入力される．また、マルチプレクサ１８の出力であ
るアドレス信号ｅがそのアドレスに、書き込み信号ｆが
そのＲ／Ｗ端子に入力される．次に、この実施例の動作
を第２図及び第３図に基づいて説明する．第２図（Ａ）
は１水平走査周期間のビデオ信号、（Ｂ）は水平同期信
号Ｈである。水平同朋信ＳＨは１水平走査周期の間高レ
ベルになる。第３図は動作を説明する為の図であり、（
Ａ）は垂直同期信号Ｖ、（Ｂ）は水平同期信号Ｈ、（Ｃ
）はコンバレータ１２１の出力、（Ｄ）はカウンタ１２
３の出力、（Ｅ）はゲート１６の出力である．垂直同期
信号Ｖが高レベルに変化するとラッチ１０の出力Ｑが高
レベルになり、カウンタｌ１がカウントを開始する．カ
ウンタ１１は水平同期信号Ｈをカウントする．時刻Ｔ１
でカウンタｌ１のカウント値がレジスタ１２２に格納さ
れた値と等しくなると、（Ｃ）のようにコンパレータ１
２１の出力が高レベルになる．この出力はラッチ１２４
を駆動し、その出力を高レベルにする．その結果、（Ｅ
）のようにゲート１６の出力が高レベルになる．また、
コンパレータ１２１の出力が高レベルになるとカウンタ
１２３がダウンカウントを開始し、時刻Ｔ２でそのカウ
ント値がゼロになるとラッチ１２４がクリャされてゲー
ト１６の出力が低レベルに変化する．すなわち、ゲート
１６の出力は時刻Ｔ１から１゛２の間高レベルになり、
この間アドレス発生部１７が動作する。
上って動作が開始され、水平同期信号によってカウント
されるカウンタのカウントｆ直があらかじめ設定された
値になった時にイネーブル信号を発生させ、このイネー
ブル信号が出力されている間アドレス信号及び書き込み
信号を発生させて、これらの信号によりデジタル信３に
変換されたビデオ信号を取り込むようにしたものである
．〈作用〉 必要な領域のみ取り込むようにして、メモリの容量を削
減するようにした． く実施例〉 第１図に本発明に係るビデオ信号取り込み装置の一実施
例を示す。第１図において、ＩＯはランヂであり、垂直
同期信号Ｖが入力され、この信号をラッチする。１１は
１０ビットのカウンタであり、ラッチ１０の出力がその
イネーブル端子ＥＨに、水平同期信号Ｈがクロック端子
に入力される．カウンタ１１はＰＡＬ方式の場合は６２
５進、Ｎ”ｒ ｓ ｃ方式の場合は５２５進カウンタと
する。ｌ２はイネーブル信号発生部であり，，コンバレ
ータ１２１、レジスタ１２２、カウンタ１２３及びラッ
ヂ１２４から構成される．レジスタ１２２及びカウンタ
１２３には図示しない７ントローラからあらかじめ所定
の値が設定される。コンバレータ１２１にはカウンタ１
１のカウントｔＭ及びレジスタ１２２に設定された値が
入力され、これらの値を比較する．コンバレータ１２１
の出力はカウンタ１２３のイネーブル端子ＥＮ及びラッ
チ１２４のクロック端子に入力される．カウンタ１２３
のクロック端子には水平同期信号Ｈが入力される．ラッ
チ１２４の出力Ｑが、二のイネーブル信号発生部１２の
出力になる。１３へ−１．５はイネーブルは信号発生部
１２と同じ横成を有するイネーブル発生部である．１６
はＯＲゲートであり．イネーブル信号発生部１２〜１５
の出力が入力される．１７はアドレス発生部であり、Ｏ
Ｒゲーｌ・１６の出力がそのイネーブル端子ＥＮに入力
される．このアドレス発生部は副搬送波のｌ１倍のクロ
ック４ｆＳＣをカウント １，てアドレス信弓ｇ及び書
き込み信号ｈを出力する．１８はマルチプレクサであり
、アドレス発生部１７の出力であるアドレス信号ｇと書
き込み信号ｈ及び図示しないコンＩ・ローラから出力さ
れるアドレス信号ｊと書き込み信号ｋが入力され、これ
らの信号を選択する．１９はＡＤ変換部であり、ビデオ
信号を副搬送波の４倍の周波数４ｆ，。の周期でデジタ
ル信号に変換する，２０はマルチブレクサであり、ＡＤ
変換部１つの出力と図示しないコンｌ・ローラからの出
力が入力され、これらの信号を選択する。２ｌはメモリ
であり、マルチプレクサ２０の出力か書き込みデータと
して入力される．また、マルチプレクサ１８の出力であ
るアドレス信号ｅがそのアドレスに、書き込み信号ｆが
そのＲ／Ｗ端子に入力される．次に、この実施例の動作
を第２図及び第３図に基づいて説明する．第２図（Ａ）
は１水平走査周期間のビデオ信号、（Ｂ）は水平同期信
号Ｈである。水平同朋信ＳＨは１水平走査周期の間高レ
ベルになる。第３図は動作を説明する為の図であり、（
Ａ）は垂直同期信号Ｖ、（Ｂ）は水平同期信号Ｈ、（Ｃ
）はコンバレータ１２１の出力、（Ｄ）はカウンタ１２
３の出力、（Ｅ）はゲート１６の出力である．垂直同期
信号Ｖが高レベルに変化するとラッチ１０の出力Ｑが高
レベルになり、カウンタｌ１がカウントを開始する．カ
ウンタ１１は水平同期信号Ｈをカウントする．時刻Ｔ１
でカウンタｌ１のカウント値がレジスタ１２２に格納さ
れた値と等しくなると、（Ｃ）のようにコンパレータ１
２１の出力が高レベルになる．この出力はラッチ１２４
を駆動し、その出力を高レベルにする．その結果、（Ｅ
）のようにゲート１６の出力が高レベルになる．また、
コンパレータ１２１の出力が高レベルになるとカウンタ
１２３がダウンカウントを開始し、時刻Ｔ２でそのカウ
ント値がゼロになるとラッチ１２４がクリャされてゲー
ト１６の出力が低レベルに変化する．すなわち、ゲート
１６の出力は時刻Ｔ１から１゛２の間高レベルになり、
この間アドレス発生部１７が動作する。
アドレス発生部１７は第４図（Ａ＞に示す４ｆ，。
の周期でアｊ＜レス信号ｇ（同図（Ｂ））をインクリメ
ン１−シ、また書き込み信号ｈ（同図（Ｃ））をメモリ
２１に与える．また、ＡＤ変換部１９はクロツク４ｆ３
Ｃの周期でビデオ信号（同図（Ｄ））をデジタル値（同
図（Ｅ）〉に変換してメモリ２１に書き込みデータとし
て与える。すなわち、メモリ２１はレジスタ１２２に格
納されたライン番号からカウンタ１２３に設定された数
のライン数だけＡＤ変換部１９で変換されたデジタル値
をメモリ２１に格納する．なお、この実施例ではイネー
ブル信号発生部を４個持ち、これらの出力のオアをゲー
ト１６で取っているので、異なる４つの区間のビデオ信
号をメモリ２１に取り込む事が出来る。すなわち、各々
のイネーブル発生部のレジスタ１２２に開始ライン番号
を、カウンタ１２３に取り込むライン数をセッｌ・すれ
ばよい．メモリ２１の容量を２５６ｋワードとすると、
ＰＡＬ方式では１ラインのビデオ信号の格納に要するワ
ード数は６４μｓｘ１７．７３４ＭＨｚ＝１．１３５ワ
ードなので、合計２２５ラインを格納する事がｌＩ１来
る．また、マルチブレクサ１８、２０によりメモリ２１
のアドレス及びデータを図示しないコントローラに切り
替えるようにして、コントローラ印から読みだし／書き
込みが出来るように考慮されている． 第５図に本発明の他の実施例を示す。なお、第１図と同
じ要素には同一符号を付し、説明を省略する．また、他
の部分は同じであるので、イネーブル信号発生部のみの
梢成を示す．第５図（Ａ）において、２２はＲＯＭであ
り、１ワードが２ビヅｈで１画面のライン数（ＰＡＬ方
式では６２５、ＮＴＳＣ方式では５２５）のワード数を
有する．カウンタ１１の出力はこのＲＯＭ２２のアドレ
スに印加される．２３はＲＳフリップフロツプであり、
ＲＯＭ２２のビッ１−１の出力がそのセット塩１子Ｓに
、ビット２がそのリセット端子Ｒに入力される．ＲＳフ
リップフロップ２３の出力Ｑはアドレス発生部にイネー
ブル信号として入力される。
ン１−シ、また書き込み信号ｈ（同図（Ｃ））をメモリ
２１に与える．また、ＡＤ変換部１９はクロツク４ｆ３
Ｃの周期でビデオ信号（同図（Ｄ））をデジタル値（同
図（Ｅ）〉に変換してメモリ２１に書き込みデータとし
て与える。すなわち、メモリ２１はレジスタ１２２に格
納されたライン番号からカウンタ１２３に設定された数
のライン数だけＡＤ変換部１９で変換されたデジタル値
をメモリ２１に格納する．なお、この実施例ではイネー
ブル信号発生部を４個持ち、これらの出力のオアをゲー
ト１６で取っているので、異なる４つの区間のビデオ信
号をメモリ２１に取り込む事が出来る。すなわち、各々
のイネーブル発生部のレジスタ１２２に開始ライン番号
を、カウンタ１２３に取り込むライン数をセッｌ・すれ
ばよい．メモリ２１の容量を２５６ｋワードとすると、
ＰＡＬ方式では１ラインのビデオ信号の格納に要するワ
ード数は６４μｓｘ１７．７３４ＭＨｚ＝１．１３５ワ
ードなので、合計２２５ラインを格納する事がｌＩ１来
る．また、マルチブレクサ１８、２０によりメモリ２１
のアドレス及びデータを図示しないコントローラに切り
替えるようにして、コントローラ印から読みだし／書き
込みが出来るように考慮されている． 第５図に本発明の他の実施例を示す。なお、第１図と同
じ要素には同一符号を付し、説明を省略する．また、他
の部分は同じであるので、イネーブル信号発生部のみの
梢成を示す．第５図（Ａ）において、２２はＲＯＭであ
り、１ワードが２ビヅｈで１画面のライン数（ＰＡＬ方
式では６２５、ＮＴＳＣ方式では５２５）のワード数を
有する．カウンタ１１の出力はこのＲＯＭ２２のアドレ
スに印加される．２３はＲＳフリップフロツプであり、
ＲＯＭ２２のビッ１−１の出力がそのセット塩１子Ｓに
、ビット２がそのリセット端子Ｒに入力される．ＲＳフ
リップフロップ２３の出力Ｑはアドレス発生部にイネー
ブル信号として入力される。
同図（Ｂ）にＲＯＭ２２に格納されるデータを示す。Ｒ
ＯＭ２２のアドレスは画面のライン番号に対応し、ビデ
オ信号をメモリ２１に格納するラインに対応するワード
のビット１に「１」を格納し、ビデオ信号を格納しない
ラインに対１．６するワードのビット２に「１ｊを格納
しておく。ビット１にｒｌＪが格納さているとＲＳフリ
ップフロップ２３の出力は高レベルになり、アドレス発
生部１７が起動される，ビット２に「１」が格納されて
いるとＲＳフリップフロップ２３の出力Ｑが低レベルに
なり、アドレス発生部１７の動作が停止される．このよ
うにして、必要なラインのみメモリ２１に格納する事が
出来る。この実施例では格納するラインを自由に設定で
きるという利点がある．格納できる最大ライン数は第１
図実施例と同様にメモリ２１の容量で制限される． く発明の効果〉 以上、実施飼に基づいて具体的に説明したように、この
発明では水平同期信号をカウントし、このカウント値が
あらかじめ設定された値になってから所定の期間だけア
ドレス及び書き込み信号をを発生させ、ビデオ信号のデ
ジタル値をメモリに格納するようにした。その為、必要
なデータのみ格納する事が出来るので、メモリの容量を
節約することが出来るという効果がある．
ＯＭ２２のアドレスは画面のライン番号に対応し、ビデ
オ信号をメモリ２１に格納するラインに対応するワード
のビット１に「１」を格納し、ビデオ信号を格納しない
ラインに対１．６するワードのビット２に「１ｊを格納
しておく。ビット１にｒｌＪが格納さているとＲＳフリ
ップフロップ２３の出力は高レベルになり、アドレス発
生部１７が起動される，ビット２に「１」が格納されて
いるとＲＳフリップフロップ２３の出力Ｑが低レベルに
なり、アドレス発生部１７の動作が停止される．このよ
うにして、必要なラインのみメモリ２１に格納する事が
出来る。この実施例では格納するラインを自由に設定で
きるという利点がある．格納できる最大ライン数は第１
図実施例と同様にメモリ２１の容量で制限される． く発明の効果〉 以上、実施飼に基づいて具体的に説明したように、この
発明では水平同期信号をカウントし、このカウント値が
あらかじめ設定された値になってから所定の期間だけア
ドレス及び書き込み信号をを発生させ、ビデオ信号のデ
ジタル値をメモリに格納するようにした。その為、必要
なデータのみ格納する事が出来るので、メモリの容量を
節約することが出来るという効果がある．
第１図は本発明に係る特定の領域のビデオ信号を取り込
む装置の一実施例を示す構成図、第２図〜第４図はその
動作を説明する為の波形図、第５図は他の実施例を示す
楕成図、第６図は従来のヒデオ信号取り込み装置の構成
図、第７図はビデオ信号の波形図である． １０，１２４・・・ラッチ、１１，１２３・・・カウン
夕、１２〜１５・・・イネーブル信号発生部、１６・・
・ゲート、１７・・・アドレス発生部、１９・・・ＡＤ
変換部、２１・・・メモリ、２２・・・ＲＯＭ，第 ２ 図 （Ｂ） 弔 Ｊ 図 乙４ノ Ｙ ］」一一一一一一一 （Ｂノ Ｈ ｒ− 一−−１ゴ１「ｕ］ＩＬ「 ／Ｃノ１ンハ”Ｌ−ｆ／ＺＩ
−−−
−− −−−の弘刀 ｒｚ 弔 ４ 図 第 ５ 図 こ１トｔ
む装置の一実施例を示す構成図、第２図〜第４図はその
動作を説明する為の波形図、第５図は他の実施例を示す
楕成図、第６図は従来のヒデオ信号取り込み装置の構成
図、第７図はビデオ信号の波形図である． １０，１２４・・・ラッチ、１１，１２３・・・カウン
夕、１２〜１５・・・イネーブル信号発生部、１６・・
・ゲート、１７・・・アドレス発生部、１９・・・ＡＤ
変換部、２１・・・メモリ、２２・・・ＲＯＭ，第 ２ 図 （Ｂ） 弔 Ｊ 図 乙４ノ Ｙ ］」一一一一一一一 （Ｂノ Ｈ ｒ− 一−−１ゴ１「ｕ］ＩＬ「 ／Ｃノ１ンハ”Ｌ−ｆ／ＺＩ
−−−
−− −−−の弘刀 ｒｚ 弔 ４ 図 第 ５ 図 こ１トｔ
Claims (1)
- 【特許請求の範囲】 ビデオ信号を取り込み、メモリに格納するビデオ信号を
取り込む装置において、 垂直同期信号によつて動作が開始され、水平同期信号を
カウントするカウンタと、 このカウンタのカウント値が入力され、このカウント値
があらかじめ設定された値になった時にイネーブル信号
を発生するイネーブル信号発生部と、 このイネーブル信号発生部の出力により起動され、アド
レス信号及び書き込み信号を発生するアドレス発生部と
、 ビデオ信号を所定の周期でデジタル信号に変換するＡＤ
変換部と、 前記アドレス発生部の出力により前記ＡＤ変換部の出力
を格納する記憶部とを有する特定の領域のビデオ信号を
取り込む装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15926089A JPH0324896A (ja) | 1989-06-21 | 1989-06-21 | 特定の領域のビデオ信号を取り込む装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15926089A JPH0324896A (ja) | 1989-06-21 | 1989-06-21 | 特定の領域のビデオ信号を取り込む装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324896A true JPH0324896A (ja) | 1991-02-01 |
Family
ID=15689876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15926089A Pending JPH0324896A (ja) | 1989-06-21 | 1989-06-21 | 特定の領域のビデオ信号を取り込む装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324896A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128877A (ja) * | 1984-07-19 | 1986-02-08 | Yokogawa Hokushin Electric Corp | テストシステム |
| JPS62187928A (ja) * | 1986-02-14 | 1987-08-17 | Shinko Electric Co Ltd | ハ−ドコピ−装置 |
| JPS62269582A (ja) * | 1986-05-19 | 1987-11-24 | Sony Corp | ビデオプリンタ |
| JPS6363289A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | 映像信号のデジタルメモリ制御方式 |
| JPS6440338A (en) * | 1987-08-06 | 1989-02-10 | Mitsubishi Electric Corp | Video printer |
-
1989
- 1989-06-21 JP JP15926089A patent/JPH0324896A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128877A (ja) * | 1984-07-19 | 1986-02-08 | Yokogawa Hokushin Electric Corp | テストシステム |
| JPS62187928A (ja) * | 1986-02-14 | 1987-08-17 | Shinko Electric Co Ltd | ハ−ドコピ−装置 |
| JPS62269582A (ja) * | 1986-05-19 | 1987-11-24 | Sony Corp | ビデオプリンタ |
| JPS6363289A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | 映像信号のデジタルメモリ制御方式 |
| JPS6440338A (en) * | 1987-08-06 | 1989-02-10 | Mitsubishi Electric Corp | Video printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535959B2 (ja) | ||
| JP4088855B2 (ja) | タイミングパルス発生装置 | |
| JPH0324896A (ja) | 特定の領域のビデオ信号を取り込む装置 | |
| JP3684264B2 (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JP3414935B2 (ja) | １ビット方式制御波形生成回路 | |
| JP3389783B2 (ja) | フィールドメモリ制御方式 | |
| JPH11168325A (ja) | 信号発生回路 | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JP2545518B2 (ja) | 画像記憶再生装置 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JPS6083180A (ja) | 画像入力装置 | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JPH05328294A (ja) | テレビジョン信号用メモリアドレス発生器 | |
| KR0152765B1 (ko) | 스크램블링 시스템의 영상 판독/기록 변환방법 및 장치 | |
| JPS5928449Y2 (ja) | インタ−レ−ス表示装置 | |
| JP2987953B2 (ja) | 波形観測装置 | |
| KR920009184B1 (ko) | 스크램블링 시스템 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JPH0648442Y2 (ja) | Ｌｓｉテスタ | |
| JPH0625107Y2 (ja) | ビデオ信号発生器 | |
| JPH0196745A (ja) | メモリアドレス発生装置 | |
| JPH0771243B2 (ja) | アドレス信号発生回路 | |
| JPH03254287A (ja) | 枠信号発生装置 | |
| JPH0970019A (ja) | 走査変換装置および走査変換方法 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 |