JPS6083180A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、画像処理装置にデジタル化された画像情報を
入力する画像入力装置に関する。

（ロ）従来技術 一般に、ＴＶカメラやイメージセンサ−から得られる画
像情報はアナログ信号であり、画像処理装置では、これ
らアナログ信号をデジタル化した画像データが取り扱わ
れる。従来、テジタル両豫データとしては、一画面の全
画素に対応するデジタルデータが用いられるのが一般的
であったが、この方法ではデータ量が増大するため、リ
アルタイムでの画像処理を行なうには、超高速のコンピ
ュータが必要であった。

ところが、監視装置や医療用診察装置として用いられる
画像処理装置では、リアルタイムでの画像処理は必要な
のであるが、伺処に何が存在するか、あるいは、患部は
何の辺りであるか、ということを知りさえすればよい場
合が多く、さほど高精細度を要しない。従って、従来の
如き、超高速のコンピュータを用いて、全画素て対する
デジタルデータな処理するのは不利である。

（ハ）発明の目的 本発明は、監視装置や医療用診察装置等、高精細度を要
しない画像処理装置において、超高速のコンピュータを
用いることな（、リアルタイムでの画像処理を実現する
ことを目的とするものであり、このため、各デジタルデ
ータに多くの画像情報を圧縮して含ませ、一画面に対応
するデジタルデータのデータ量を少なくする画像入力装
置を提供するものである。

に）発明の構成 本発明の画像入力装置は、映像信号が印加される入力端
子と、該入力端子に接続され前記映像信号を所定期間積
分し積分値を得るアナログ積分器と該積分値をＡＤ変換
するＡＤ変換器とを備え、ラスク上を板数の区間に分割
し、各区泗での前記積分値に対応するディジタルデータ
を逐次得るＡＤ変換手段と、小なくとも２つのメモリ及
び加算器を有し、前記ＡＤ変換手段から順次得られるデ
ィジタルデータを、前記各区間毎に複数のラスタに亙り
順次加算して行く加算手段と、ラスタ数が所定値に達し
たときに前記加算手段より得もねる前記デジタルデータ
の加算値から前記各区間毎のディジタル値の平均値を得
る手段と、該手段より得られる前記平均値を少なくとも
一画面分配１縫ツーる画像メモリとを備え、走査により
得られる画ＩＳｊの所定の面積における前記ディジタル
データの平均値を１ビクセルの値と成すよう構成したも
のである。

（ホ）実施例 第１図は、本発明による画像入力装置の実施例を示すブ
ロック図であり、（１）はアナログ信号である映像信号
ＡＩが印加される入力端子、（力はアナログ積分器（３
）とＡＤ変換器（４）及びタイミング信号発生回路（５
）より成るＡ’Ｄ変換回路、（６）及び（力は１ラスタ
分のデジタルデータな記憶するためのメモリ、（８）は
タイミング信号９６２あるいは９６３をクロックどして
カウントし、メモリ（６）及び（７）のアドレス指定を
行なうアドレスカウンタ、（９）はメモ１月６）あるい
は（７）からのデジタルデータとＡＤ変換回路（幻から
のデジタルデータを加算する加算器、（１０）（１１）
（１２１（１？、ｌはメモリ（６）あるいは（７〕と加
算器（９）との間に挿入されたゲート回路、（ＩＩＯは
走査により得られる画像に対応するデジタルデータを少
な（とも一画面分記憶する画像メモリ、（１５）はラス
タの本数が所定の本数ｎＫ達したか否かを検出する化カ
ウンタ、（１６）はレカウンタ（１５）の出力Ｐとタイ
ミング信号ダ、あるいはＸ、の論理積出力をクロックと
してカウントし、画像メモリα４）のアドレス指定を行
なうアドレスカウンタ、αηα■［株］はゲート回路、
（２０）（２］）はインバータ、（２２１（２）はＡＮ
Ｄゲート、（財）はＯＲゲートであり、ゲート回路α０
）（１１）（１２１０りはンカウンタαωの最下位ビッ
ト出力ＬＳＨにより制御され、ゲート回路０３）αＤα
町まレカウンタ叫の出力Ｐにより１ 制御される。

又、第２図はＡＤ変換回路（Ｊ２の具体回路図、第３図
はそのタイミングチャートであり、アナログ積分器（３
）は、コンデンサ（ハ）及び抵抗Ｃｌ１６）と、入力端
子（１）と抵抗（２６）との間に挿入され、タイミング
信号０１より制御されるトランスミッションゲート０７
）と、タイミング信号グ、により制御され、コンデンサ
（ハ）の電荷を放電させるためのトランスミッションゲ
ート（ハ）とより構成されており、タイミング信号発生
回路（５）は２個のＤフリップ７０ツブＣ９）及び鴎と
、２個（７）ＡＮＤゲート０Ｉ）ｃ３２１から４Ｍ成さ
れている。

そこで、先ず、ＡＤ変換回路（國の動作しこついて、第
３図のタイミングチャートを参照しながら説明する。

タイミング信号発生回路（５）において、Ｄフリップフ
ロップ（ハ）は、回、出力をり、端子に入力し、ＣＬ端
子には基準クロック信号ＣＫ（Ｊ’３図（イ））が印加
されているので、Ｑ１出力は第３図（口１１ｃ　ｉ’ｊ
す如く、基準クロック信号ＣＫの立ち上がりで「ＨＪと
「Ｌ」が変化する。又、ＤフリップフロップＣ３１は、
互、出力をＤ２端子に入力し、ＣＬ端子にはＱ、出力が
印加されているのて゛、Ｑ、出力は第３図（ハ）に示す
如く、Ｑ、出力の立ち上がりで「■（」と「Ｌ」が変化
する。タイミング信号鵜はＱ２出力であるので、第３図
に）に示すように第３図（ハ）と同一となり、基準クロ
ック信号ＣＫの２周期毎に「Ｈ」と「Ｌ」を繰り返す。

タイミング信号ダ、はＱ、出力と可２出力を入力するＡ
ＮＤゲート０２の出力であるので、タイミング信号ダ。

が［、Ｊとなると同時に立ち上がり基準クロック信号Ｃ
Ｋの１周期分だけｒＨＪのままとなり、タイミング信号
０２は回、出力と回、出力を入力するＡＮＤゲート０１
）の出力であるので、タイミング信号病がｒＬＪとなる
と同時に立ち上がり、基準クロック信号ＣＫの１周期分
だけｒＨＪのままとなる。そして、タイミング信号病が
ｒＬＪになると再びタイミング信号ダ、が立ち上がり、
以下、同様に、基準クロック信号ＣＫに同期した各タイ
ミング信号が順次出力される。

工こ１．２イ、７．−信号９６２が「□」。期間は、ト
ランスミッションゲート（２８）がオンするので、アナ
ログ積分器（３）中のコンデンサ（２５）の電荷が放電
され、積分値■、は接地電位となる（第３図（イ））。

次に、タイミング信号病がｒＨＪになると、トランスミ
ッションゲート（ハ）はオフし、トランスミッションゲ
ート（ロ）がオンするので、アナログ積分器（３）は入
力端子（１）からの映像信号ＡＩ（第３図（ト））の積
分動作を開始し、積分値■えは第３図（イ）の如く接地
電位から徐々に上昇していく。そｔ７て、所定期間が経
過すると、タイミング信号病はｒＬＪとなり、タイミン
グ信号ダ、が「Ｈ」となるので、トランスミッションゲ
ート０ηがオフし、積分動作が停止し、積分値■□・が
保持されると共に、ＡＤ変換器（４）では積分値■、の
ディジタルデータＩ）。

への変換が開始される。ＡＤ変換後、タイミング信号＾
がｒＨＪになるので、トランスミッションゲ−１がオン
し、保持されていた電荷は放電され、積分値Ｖ、は接地
電位に戻る。即ち、アナログ積分器（３）のリセットが
行なわれる。以下、全く同様に、各タイミング信号に応
じて、所定４９１間の積分、積分値■、のＡＤ変換、ア
ナログ積分器（３）のリセットが順次行なわれる。

このように、本発明のＡＤ変換回路（陸では、映像信号
の瞬時値をＡＤ変換するのではな（、映像信号を所定期
間積分して得られた積分値をＡＤ変換しており、このた
め、変換後のディジタルデータには、所定期間の映像信
号Ａ１中の画像情報が圧縮されて含まれることとなる。

ところで、入力端子（１）には水平同期信号Ｈａｙに同
期した映像信号Ａｔが印加され続けているので、１ラス
タは積分周期Ｔ。によって区切られた数だけの区間に分
割され、各区間での積分値に対応するディジタル値πり
が、ＡＤ変換回路（２）から逐次得られる。ここで、積
分周期Ｔ。が水平走査期間の約呂０　であれば、１ラス
クでは１０個のディジタル値が得られる。

次に、第１図に示す実施例の動作について説明する。

以下の説明においては、便宜上、積分周期Ｔ。

は水平走査期間の約り。、１画面のラスタの本数は１２
８本であり、従って、プログラムカウンタ（８）及び（
１６）は、各々、１０進カウンタ及び１６０進カウンタ
であり、Ｒカウンタ（国の口は「８」であるとする。又
、プログラムカウンタ（８）及び（１６１は、各々、水
平同期信号Ｈａｙ及び垂直同期信号Ｖ＝ｙと同期がとら
れているものとする。

先ず、ンカウンタ（１５１が「０」のときは、出力ＬＳ
Ｂ及びＰが各々「ＬＪ及びｒＨＪなので、メモリ（６）
の読出し／書込み制御端子％にはｒＬＪの信号が入力さ
れ、このため、メモリ（６）は書き込み状態になると共
に、ゲート回路（１７）がオンするので、デジタルデー
タ「０」がメモリ（６）にヤ１き込まれている。そこで
、水平同期信号Ｈｓｙが入力されると、ンカウンタα９
の内容は「１」となるので、出力ＰはｒＬ’Ｊとなり、
出力ＬＳＢは「■１」となる。このため、ゲート回路（
１０）Ｑｌｌがオンし、（Ｉン９Ｇ３＋がオフし、メモ
リ（６）は読出し状態、そして、メモリ（７）は書込み
状態となる。更に、アドレスカウンタ（８）によるメモ
リ（６）及び（７）のアドレス指定は、積分周期Ｔ０と
同一周期のタイミング信号ダ、に応じて順に進められて
いく。従って、上述のようにしてＡＤ変換回路（２）か
ら得られる１木目のラスタの１０個のディジタルデータ
ａ６、ａ８、ａ２・・・・・・ａ、は、メモリ（６）か
らゲート回路（＋０１を介して読み出されたディジタル
データ「０」と加算器（９）で加算され、ゲート回路（
１１）を介してメモリ（７）０００番地ら９番地に順に
付き込まれていく。即ち、ＡＤ変換回路（幻から順次得
られるディジタルデータが、メモリ（７）にそのまま書
き込まれる。

この水平走査期間が終了し、次の水平走査期間に入ると
、ンカウンタ（１５）の内容が「２」となるので、出力
ＬＳＢは「Ｌ」となり、このため、ゲート回路０２）Ｃ
３）がオンし、（１０）Ｑｌ）がオフし、メモリ（６）
は書込み状態に、そして、メモリ（力は読出し状態にな
る。従って、ＡＤ変換回路（勾から得られる２本目のラ
スタに対応する１０個のディジタルデータｂｏ、ｂ１．
ｂ２・・・・・・ｂ、は、メモリ（７）に先に記憶され
、ゲート回路α３）を介して読み出された１本目のラス
タに対応するディジタルデータａ。１ａｌｊａ２・・・
・・・ａ。

と、加算器（９）で順に加算され、各加算値り、、、　
Ｄ２．。

Ｄ２２・・・・・・Ｄ２．はゲート回路ａ２を介してメ
モリ（６）０００番地ら９番地に順に書き込まれる。尚
、アドレスカウンタ（８）は１０進カウンタであるので
、１ラスタ毎に０番地から９番地までのアドレス指定を
行なう。

更に、次の水平走査期間ではレヵウンタ（Ｉ５１の内容
が「３」となるので、出力ＬＳＢはｒＬＪとなり、再び
ゲート回路ＱＯ）Ｑｌ）がオンし、（１２）（Ｊ　：（
＋がオフする。又、メモリ（６）及び（７）も再び各々
読出し状ｋ（・及び書込み状態となる。このため、ＡＤ
変換−１路（２）から得られる３本目のラスタに対応す
るディジタルデータＣ３ｔｃＩ＋ｃ２・・・・・・Ｃ０
と、メモリ（６）に記１．トされた２本目のラスタまで
の加算値Ｄ２．　、　Ｄ２．　、　Ｄ２２・・・・・・
Ｄ２．が加算器（９）で加算され、３本目のラスタまで
の加算値Ｄ３ｏ　、　Ｄ３１　、　Ｄ３２・・・・・・
Ｉ）ｓｏが、メモ１月７）の０番地から９番地までに胴
に書き込まれる。

このように、ＡＤ変換回路（勾から得られるディジタル
データは、各区間毎に加算され、メモリ（６）及び（７
）に交互に記憶されていく。そして、７本目のラスタま
での加算値Ｄ７ｏ　ｇ　Ｄ７１　ＨＤ７２・・・・・・
Ｄ７．が、メモリ（７）の０番地から９番地までに記憶
された後、８本目のラスタに移ると、化カウンタＱ５１
の内容が「０」になり、出力ＰがｒＨＪに、そして、出
力ＬＳＢが「Ｌ」となるので、メモリ（７）は読出し状
態となると共に、ゲート回路（１３）０１１０がオンし
、００）α】）がオフする。このため、ＡＤ変換回路（
２）から得られる８本目のラスタに対応するディジタル
データｈｏ　＋　ｂ＋　ｔ　ｈ２　・”　・・・ｈｏは
、加算値Ｄ７ｏ、　Ｄ７．　、　Ｄ７２−・・−・Ｄ？
ｇと順に加算され、８本目のラスタまでの各区間毎のデ
ィジタルデータの加算値り、、　、　Ｄ８．　、　Ｄ、
２・・・・・・Ｄ８．が加算器（９）から出力される。

ところが、本実施例では、加算器（９）の出力ビツト数
を１１ビツトで構成しているが、ゲート回路０８１を介
して画像メモリ（ｌ優に接続しているビットは、下位３
ビツトを除く上位８ピツトだけである。従って、加算器
（９）から出力される加算値ＤＢｏ　ｐ　Ｄｓ＋　＋Ｄ
８２・・・・・・Ｄ６．は、各々匈に割算されて各区間
毎のディジタルデータの平均値Ｐ。＋　Ｐｌ＋　ｐ、・
・・・・・Ｐ。

が得られ、これら平均値がゲート回路鱈を介して画像メ
モリ０荀に記憶されることとなる。尚、平均値をとるた
めには、一般に、ンカウンタα９のｎ値をｎ　＝　２”
となるように設定し、画像メモリ０４）ｆは加舞−器（
９）の出力ビットのうち、下位ｍビットを除いた上位ビ
ットだけを接続すればよく、上述の例では、ｎ二８であ
るためｍニ３となったのである。

ところで、アドレスカウンタ（１６）は、レッ功ンりＣ
９の出力Ｐとタイミング信号ダ、とを入力するＡＮＤゲ
ート（２つの出力をカウントして、画像メモリα４）の
アドレス指定を歩進させるので、平均値Ｐｏ、Ｐｌ−Ｐ
２・・・・・・Ｐｏは、０番地がら９番地までに順次記
憶されることとなる。そして、同様の動作をくり返せば
一画面分のデータが得られる。

以上説明したように、本実施例では、第４図の破線で示
したように、水平が積分周期Ｔ。に相当し、垂直がｎ本
分（本実施例では８本分）のラスタに相当する面積の画
像情報として、平均値Ｐｉ（ｉ＝１〜１６０）が記憶さ
れる。即ち、走査により得られる画像の所定の面積にお
ける上述の平均値Ｐｔを１ビクセルの値と定めているの
である。

従って、上述の例のように、積分周期Ｔ。が水平走査期
間の約暑。、１画面のラスタの本数が１２８本、レカウ
ンタａ５１のｎ値が「８」のときには、一画面に対応す
る全ピクセルのディジタルデータ量は１０ｘ１６＝１６
０と非常に少なくて済む。

又、上述したように、各ビクセルの値ｐ＋は、ラスク上
の所定期間に亙る積分値に対応するディジタルデータを
、複数のラスタに亙り加算し、この加算値から得た平均
値なので、従来の如き瞬時値より得たディジタルデータ
と比べ、多くの画像情報を含むものとなる。

ところで、画像メモリａ滲のアドレス指定を行なうアド
レスカウンタ０鴎ま１６０進で構成されているため、第
４図に示すような画像の各部分ＡＩ。

Ａ２１　Ａ３　”””　Ａ＋ｏｏに対する平均値Ｐ、　
、　Ｐ２．　Ｐ３・・・・・・Ｐ６．。は、画像メモリ
０４）のθ番地から１５９番地までに順次記憶されるこ
とになる。そして、画像メモリα４に一画面分のデータ
が蓄積された後は、読出し信号Ｒでゲート回路部をオン
させろと共に、ＯＲゲートＩ２（イ）を介してアドレス
カウンタ（１Ｇ）に読出しクロックＲ−ＣＫを印加させ
れば、画像メモリ側の°ｒ−夕を読み出すことができ、
従って、これらのデータを画像処理部に入力することに
より所望の画像処理を実現できる。

尚、本実施例ておいては、レカウンタα５）の出力Ｐが
ｒＨＪとなると、ゲート回路０７）がオンすると共に、
ＡＮＤゲーグー！３）の出力がｒＬＪとなり、ゲート回
路ａりがオフするので、この期間では、メモリ（６）に
デジタルデータ「０」が書き込まれ、このため、ＡＤ変
換回路（２）から得られる（８７＋１）木目（但し、／
＝Ｏ〜１５）のラスタに対応するデジタルデータはその
ままメモリ（７）に記憶される。

（へ）発明の効果 本発明の画像入力装置は、ＡＤ変換器の前段にアナログ
積分器を備え、ラスク上の所定期間に亙り映像信号を積
分し、この積分値をＡＤ変換してディジタル値を得ると
共に、このディジクルｆ１ａを所定区間毎に複数のラス
タに亙り加算し、加算値からディジタル値の平均値を得
て、この平均値を所定の面積の画像に対応する１ピクセ
ルの値と成すようにしたので、−画１面を構成するディ
ジタルデータ量が少な（て済み、従って、画像処理装置
に適用すれば、超高速のコンビ二−タを用いなくても、
確実にリアルタイムでの画像処理を実現できる。更に、
本発明によれば、各ピクセルの値に所定の面積の画像情
報が圧縮して含まれるので、データ量が少なくても実用
に適するだけの精度を得ることが可能となり、特に、監
視装置や医療用診察装置に好適となる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明のＡＤ変換回路の具体回路図、第３図はＡＤ変換回
路のタイミングチャート、第４図は本発明の詳細な説明
するための模式図でｔ）る。 主な図番の説明 （ｍ・・・ＡＤ変換回路、　（３）・・・アナログ積分
器、（４）・・・ＡＤ変換器、　（６）（７）・・・メ
モリ、　（８）Ｑ＋１７・・・アドレスカウンタ、　（
９）・・・加算器、　（１（１）（１１）饅（＋　３）
（ｉηθ８）鱈・・・ゲート回路、　（１４１・・・画
像メモリ、　←５）・・・凭カウン°り。

Claims (1)

【特許請求の範囲】
1. （１）映像信号が印加される入力端子と、該入力端子に
   接続され前記映像信号を所定期間積分し積分値を得るア
   ナログ積分器と該積分値をＡＤ変換するＡＤ変換器とを
   備え、ラスク上を複数の区間に分割し、各区間での前記
   積分値に対応するディジタルデータを逐次得るＡＤ変換
   手段と、少なくとも２つのメモリ及び加算器を有し、前
   記ＡＤ変換手段から順次得られるディジタルデータを、
   前記各区間毎に複数のジスタに亙り１１次加算して行（
   加算手段と、ラスタ数が所定値に達したときに前記加算
   手段より得られる前記デジタルデータの加算値から前記
   各区間毎のディジタルデータの平均値を得る手段と、該
   手段より得られる前記平均値を少なくとも一画面分記憶
   する画像メモリとを備え、走査により得られる画像の所
   定の面積における前記ディジタルデータの平均値を１ピ
   クセルの値と成したことを特徴とする画像入力装置。