JPS60205486A - データ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

陰極線管（ＣＲＴ）、その他のラスタ・スキトン表示装
置のスクリーンへの入力として、スキャンニング・ライ
ンの回帰（Ｊイクル中で表示のために繰り返してアクセ
スされる大量の蓄積データを表示するデータ表示装置で
あり、この表示データは各々が複数個の文字位置からな
る文字行で組み立てられた個別の文字から構成されてお
り、また各個別文字の形状は当該文字に対づる文字フォ
ルマットを構成するドツト・７１〜リクスの選択された
ドツトによって規定され、かつ本ＩＡＭは、対応プる複
数個の動的に再定義可能な文字セラｌ−＜Ｄ　ＲＣＳ　
）を蓄積プるための複数個のメモリ・セクションと、表
示を行うため、メモリ・セクションよりＤＲＣ８文字の
読み出しに際して個々に各メモリ・セクションをある時
間に１個同定する前述のメモリ・セクションにアドレス
づるアドレシング手段とを具えてなるデータ表示装置に
関するものである。 上記のタイプのデータ表示装置は、種々の異なった面ぐ
使用されている。例えば、その様な１つのデータ表示装
置は、電話データ・リービスの１環として使用され又い
る。このザービスは、この装置とともに適当なビデオ端
末を持つ電話加入者に対し、公衆電話回線を介してデー
タソースにアクセスさせる機能を与えるものであり、デ
ータソースよりデータが選択され加入者構内に送られ表
示される。この様な使い方の例として、イギリス及びド
イツのビデオテックス１ノーヒスであるところのブレス
デル（ｐ　ｒｅｓｔｅ＋　）と、ごルドシルムテキスト
（［３ｉｌｄｓｃｂｉｒｍｔｅｘｔ　）がある。 上記のタイプのデータ表示：！Ａ置は、ＣＲＴあるいは
他のラスタ・スキャン表示装置の他に、データ・ソース
から表示用として選択されたデータを表わす伝送情報を
得るための取得手段、伝送情報から引き出される蓄積デ
ジタル・コードのための表示メモリ、そしてＭｇデジタ
ル・コードからデータ表示するだめの表示装置を駆動す
る文字発生信号を生成する文字発生手段を含んでいる。 文字発生手段は、通常、固定文字メモリを含んでおり、
そのメモリはこの装置によって表示できる利用可能な文
字字形を同定（識別）する文字情報を蓄積している。こ
の文字情報は、表示メモリ内の蓄積されたデジタル・コ
ードに従って選択的にアドレスされ、そして読み出され
た情報番よデータ表示用の文字発生信号を生成す、るの
に用いられている。この選択アドレシングは表示装置の
スキャンニング動作と同期して実行され、そしてこの表
示装置のスキャンニング動作は必要に応じフィールド・
インタレースを用いて１ｊわれる。 上記のタイプのデータ表示装置の表示機能を拡大づるた
めに、多数の所ｖＲ［動的に再定義可能４Ｔ文字セｙ　
ｈ　Ｊ　（ｄｙｎａＩｌｌｉｃａｌｌｙ　ｒｅｄｅｒｉ
ｎａｂｌｅｃｈａｒａｃｔｅｒ　５ｅｔｓ　：　Ｄ　Ｒ
ＣＳと略称）による′ｇｔｍを導入して、表示の形成の
選択に利用して文字字形の数を増大することが提案され
ている。このＤＲＣ５は、全文字メモリの部分として一
時蓄積のだめの装置に選択的に伝送される遠隔データ・
ソースにより利用可能である。原理的に、ＤＲＣ８文字
はくアルファ・ニューメリックを含む）任意のアルファ
・モザイクを持つことができる。そこで、利用可能な異
なった字形の全ての起り（ｑる数は、使用される文字形
態によってのみ制限されている。従って、ＤＲＣ８文字
は、高解像度でｕ４成されるエレメントや、地図や幾何
図形やその他の描画の様な図形を規定できる。（この明
細用の目的では、ｒＤＲｃｓ文字」という詔は、データ
・ソースから全文字メモリの部分を形成−４る一時蓄積
のための装置へ伝送できる文字情報の文字を意味りるも
のと解釈できる。ｒＤＲｃｓ文字じツ１〜Ｊという詔は
一組のＤＲＣ８文字を意味づるｂのと解釈する。） これまでのところ、表示が「文字に基づく」（すなわち
、表示は特定の位置にお（プる別々の文字から作られて
いる）ところの上記のタイプのデータ表示装置は、従来
のコンピュータ・グラヒック技術を用いたグラヒック表
示を提供するデータ表示装置と比べ高鼾１象度グラヒッ
ク表示には余り適していないものとして一般に受け入れ
られていた。これらの手法では、受信された伝送情報は
、ベクトル、円弧、円等々の様な表示エレメントを規定
するためにコード化された命令を提供している。これら
の命令は、関連した表示ニレメン１〜に対するドツト情
報として受信されるものとしてデコードされ、そしてこ
のドツト情報は表示を提供する直接読み出しのための表
示メモリに蓄積されている。この蓄積は所謂１ビツト・
マツプ」の形式で、表示の各ビクセル（あるいはドラｌ
−）は少なくとも１個の蓄積されたビットによって表わ
されている。この様なピット・マツプ表示のための表示
メモリによって使用されている蓄積の総員は、その時点
の全文字メモリ・セル（例えば、１２０ビクセルまでの
マトリクス）が個々のビクセルよりもむしろ表示メモリ
の中で同定されている文字に基づく表示に対する表示メ
モリによって要求されるものよりも常にずっと大きくな
っている。 グラヒック表示を行うのにＤＲＣ８文字を使用する上述
の種類の装置において、アルファ幾何技術を用いＣグラ
ヒック表示を行うデータ表示装置を代苔さけることがこ
の発明の目的である。 この発明によると、上述の種類のデータ表示装置で、対
応の動的に再定義可能な文字レツ１−（ＤＲＣ３）を蓄
積するだめの複数個のメモリ・セクションと、表示用に
ＤＲＣ８文字を読み出でため各メモリ・セクションを個
別にアドレスづるアドレス装置を具えたものにおいて、
前述のアドレシング手段がラスタ・スキャンの各ライン
・スキせンニング周期の対応ダる最初の８１１分にＯ；
ｊ　；Ｉｆのメモリ・セクションの最初の１つにアドレ
ス操作することがができ、そして更に前述の各ライン・
スキャンニング周期のそれぞれの対応づる部分に対して
前述のメモリ・セクションの他の部分をアドレスタるこ
とが可能である如くし、それによりＯｑ述のメモリ・セ
クションの任意の１つに蓄積されたＤＲＣ８文字が、ス
クリーンの全表示エリアの特定のサブエリアかまたはそ
のメモリ・セクションがこの様なアドレシングによって
個別に同定されている様なスクリーンの全表示エリアの
（ノブエリアにおいてのみ表示のために利用可能である
如くした構成を特徴と（る。 この発明の実施例にＪ３いては、メ七り・セクションに
蓄積されるｏ　ｒ＜　ｃ　ｓ文字の数は、晋ナブエリア
中に含まれる文字位置の数と同じとづる。その結果、メ
モリ・セクション中に蓄積されたセラｈの各ＤＲＣ８文
字は、関連するシブエリア中のそれぞれの文字位置と個
別的かつ一意的に関係イ」りられている。このことは、
ＤＲＣ８文字の各文字ドラ１〜位置が関連りる文字位置
のそれぞれのビクセル位置と個別的かつ一意的に関係（
＝Ｊ　＋］られていることを意味している。Ｄ　ＲＣＳ
文字に対するドラ１〜・マトリクスのいくつかを蓄積す
ることにより、ビクセルごとのビットの対応Ｊる数は、
ビクセル邑選択コーディングのために使用できる。 また、この発明の他の実施例において、スクリーンの全
表示エリアの２つあるいはそれ以上のりブエリアは、単
一のメモリ・セクションに蓄積された同じＤＲＣ３文字
を１共右Ｊできる。それはヒツトの任意のｏ　＋ｔ　ｃ
　ｓ文字が、これらの２つあるいはそれ以上の丈ブエリ
アの任意の文字位置の表示に対し利用７：きることを意
味する。このことは、各文字位置と個々に関連した充分
なりＲＣ３文字を持つ−Ｃいないことになるが、必要と
されるメモリ・セクションの数を減少できる。しかしな
がら、多くのグラヒック表示において、全表示の相対的
に小さい部分のみが詳細にされているから、ＤＲＣ８文
字の割り付番ノは、表示の細かい詳細部分の各文字位置
はそれと一意的に関係イ」けられた個別のＤＲＣ８文字
を持っており、一方、表示の非詳細Ｎｓ分にＪ５ける文
字位置はＤＲＣ３文字を共有するようにできる。 ＤＲＣ８文字セットの割りイ」

【ノは、少なくとも１つ
の追加メモリ・セクションを与えることにより更に拡大
される。このことは、追加１）　ＲＣＳ文字ヒツトを！
！部し、そしてスクリーンの全表示エリアのどの文字位
置でも表示用のＤ　ＲＣ’Ｓ文字を与える様な前述のア
ドレシング手段にＪ、ってアドレスされるということで
ある。 （実施例） 以下図面により本発明を説明づる。 第１図は、本発明かのデータ表示装置を含むビデオ表示
端末を図式的に示す。 第２図は、第１図の装置のメモリ・マツプを例示する図
面である。 第３図は、ＤＲＣＳアドレシングのための第１図の装置
の一定のニレメン１−を図式的に示している。 第４図は、す゛ブエリアに分けられた表示スクリーンの
理論的区画を例示づる図面である。 第５図は、第３図のエレメントに対づるパルス発生回路
を図式的に示している。 第６図及び第７図は、Ｄ　ＲＣＳ文字セットを含むアド
レシング・メモリ・セクションに対りる異なったアドレ
ス接続を図式的に示している。 図面に従って説明すると、第１図中に示されたビデオ表
示端末は、モデム１を持っており、これにより端末は電
話線２を通して（例えば、公衆交換電話網を経由して）
データ・ソース３へのアクヒスを持っている。論理・プ
ロはツリ回路４はデータ・ソース３と電話接続を作りあ
げるのに必要な信号を供給しＣいる。回路４はまたＴｒ
ｉ話線２からの伝送情報を導出するための取得手段を含
／υでいる。コマンド・キー・パッド５は、回路４への
ニー１７’−制御指令を与えている。アドレス／データ
・バス・システム６は表示メモリ７、固定文字メモリ８
　（ＲＯＭ）　、そしてＤＲＣ８文字メモリ９（ＲＡＭ
）と回路４を相互接続している。回路４の制御の下に、
受信された伝送情報から引き出されたデジタル・コード
と表示されるべき文字に属するデジタル・コードは、ア
ドレス／データ・バス・システム６にｆ４荷され、そし
て表示データとして表示メモリ７の中の適当な場所に割
り当てられている。その債、回路４中のアドレシング手
段は、表示メモリ７に蓄積された表示データにアクヒス
し、文字ドラ１〜情報を適切に生成する様に文字メモリ
８と９をアドレスするのに使用されている。シフ１−レ
ジスタ１０は、この文字ドツト情報を受信し、それをデ
ジタル・アナログ・コンバータに印加されるデジタル・
カラー・コードにより作成されるカラー・ルックアップ
・テーブル１１を駆動するために使用される。コンバー
タ１２からの出力信号は、スクリーン上に表示データに
よって表わされた文字を表示するために、テレビジョン
・モニタ１３を駆動するのに要求される信号を発生する
ＲＧＢ文字である。また、付属論理１４が備えられて８
５す、これは「フラッシング」、「下線付【ノ」、「色
選択」、１２倍高」等の様な異なった付属表示に関連す
る１ｉｌｌｔ［Ｉデータを含んでいる。表示された文字
に適用される種々の付属物を同定するデータは表示部分
を形成し、そして実際の文字字形を同定する文字データ
に従って表示メモリ７に蓄積されている。回路４は、付
属論理１４による適切な付属制御を開始し、文字表示に
関連したイ１属物を実行するために蓄積された付属デー
タに応答づる。付属データはまた、関連した文字データ
が文字メモリ８の中の文字に属するかあるいはＤＲＣ３
文字メモリ９中の文字に属でるかのどれかを意味してい
る。 表示メモリ７の中の表示データは、大量の蓄積されたデ
ータを表わしている。これはテレビジョンモニタ１３の
スクリーン上に表示されるべき内容であり、そしてこの
目的で、インタレース・フィールド・スキトンニングを
ともなうが、あるいはともなわないで生成されるスキャ
ンニング・ラインの回帰サイクルで表示するために別々
にアクセスされている。タイミング回路１５は、このデ
ータ表示のためのタイミング制御を与えている。更に、
表示データは、多数の文字位置を含む文字列内に配列さ
れた個別文字から構成され、個別文字の形は、文字群の
文字形態を構成するドツト・マトリクスの選択されたド
ツトによって画定される。 タイミング制御は、表示されるべき各文字の列に対して
、列のすべての文字は全体としてスキャンニング・ライ
ン毎にビルドアップされており、各文字の１ドツト列と
文字の列は順次ビルドアップされている様に組み立てら
れている。従って、文字列に対する最初のスキャンニン
グ・ラインについて、表示メモリ７からの表示データに
応答して、文字メモリ８あるいは９によって、文字列の
最初の文字に対づる最初のドツト列からのドツト情報が
供給される。ついで文字列の２番目の文字に対する最初
のドラｉ・列からのドラ１−情報が供給され、このこと
は列の連続した文字に対しく同様に続けられている。文
字列に対する２番目のスキャンニング・ラインについて
、列の各文字の第２ドツト列からのドラ１〜情報は順次
供給され、そして文字列に対する残余のスキャンニング
・ラインについても同様である。 この発明による、ＤＲＣ８文字の使用の説明には次の基
準を暇立する。なお本発明の範囲内で他の基準も可能で
゛あることは明らかである。 単一文字のテレビジョン・モニタのスクリーン上の表示
が、１０スギヤンニング・ライン高（Ｖ）とライン・ス
キャンニング周期幅（Ｈ）を持つ文字表示セル中で１２
ｘ　１００文字ドラ１・７１〜リクスを用いている。２
フイールドの標準６２５本テレビジョン・ラスタ・スキ
ャンを用いるものとした。スクリーンの全表示エリアは
、各々が４０文字位置を含む２５文字列で構成されてい
る。 Ｄ　ＲＣＳメモリ９は、１−チャプタ」と呼ばれる多数
のメモリ・ｅクションから４１ｓ成されており、その各
々は２つの８ピツｈ構成バイトを含む１．０２４個の１
６ビツ１〜胎どして考えられている１６にピッ１−・メ
モリを構成している。文字メモリ・ヒルは１０語からな
っており、各々は１２ビツトのドツト情報と４ピッｌ−
のＤ−ド情報を含んでいる。ＰがらＶまＣの７個の異る
ＤＲＣ５文字モードが存在し、それらはモード・ビン１
〜で同定され、次の表に示されている。 人 ビク廿ル毎のごツ１〜 あるいは文字ドツト　チャプタ毎の全文字数　Ｖ Ｐ　１２　１０　１　１０２ Ｑ　４２　１０　２　５１ Ｒ６１０１２Ｘ１０２ Ｓ　６　１０　２　１０２ Ｔ　６　１０　４　５１ Ｕ　６　５　２　２ｘ１０２ Ｖ　６　５　４　１０２ 従って、ＤＲＣＳメモリ９のメモリの１チヤプタは、上
述の表の最後の列に与えられた７個のＤＲＣ８文字モー
ドの各々の文字の全数に対りる文字情報を蓄積するため
の容量を持っている。 第２図は、第１図の装置に対するメ七り・マツプの組織
を図式的に示している。このメモリ・マツプＭＭは、ラ
ンダム・アクヒス・メモリ（ＲＡＭ）であって、全部で
チャプタＣＨ１からＣＩ−１６４までの６４ヂヤブタを
含み、その各々は前に述べた如＜　１　ｋ　１６詔か２
に８バイ］・で構成されている。 各チャプタの０から２にバイ１−のバイ１−・アドレス
は、アドレスされた飴の偶あるいは奇のバイ１−を同定
づるところの余分のピッ１〜と共に、　１，０２４詔を
アドレスする１０ビツト・アドレスによって同定するこ
とができる。Ｃ）−１１からＣＩ−１６４までの６４個
のチャプタは、所ｉ！ｌ’Ｊｒチャプタ・ポインタ」と
して役立っている６ビツト・アドレス・コードの各コー
ドの組み合Ｖによって゛それ自体が同定されている。メ
モリ・マツプの、あるヂ１？ブタＣｌ−１ｐ１からＣｌ
−１ｐｎまでは、表示メモリ７として役立つている。そ
の様な各ヂトブタはデータ表示の１「頁ｊに対づるデジ
タル・コードを蓄積することができる。他のヂトブタは
、Ｄ　ＲＣＳ文字メモリ９として役立つＣいる。現在の
目的では、ＤＲＣ８文字メ七り９どして役立つ様に割り
イ」けられたＣｌ−１ｄｌからＣＩ−１（１２０までの
２０チヤプタが存在づるものと仮定されている。これら
の２０チ１１ブタは、２０個の逐次６ビツ］〜・チャプ
タ・アドレス・コードによって同定されている。このチ
ャプタ・アドレス・」−ドのバイト・アドレスは（Ｘ）
、（Ｘ＋１＋２Ｋ）、（Ｘ　＋２Ｘ２Ｋ）・−・−・・
（Ｘ　−１−１９Ｘ２Ｋ＞となり、ここでＸはシーケン
スの最初の６ビツｌ〜・コードの組み合せである。現在
の目的に対してモードｒ　ＤＩでＯ８文字はＤＲＣＳメ
モリ９の中に蓄積されており、従って５０（５１）のそ
の様な文字は各チャプタに蓄積されると更に仮定されて
いる。′１なわち、各文字はその蓄積に対して２詔を必
要とプると言うことが更に仮定されているのである。最
後に、追加チＩＩブタＣｌ−１ｄａがまたＤＲＣ８文字
メモリ９の一部分として役立つ様に割り付けられている
。 第３図に戻って、ＤＲＣＳアドレシングのために示めさ
れたニレメンｉ〜は、論理・ブロセツリ回路４（第１図
）に具体化されている。メモリ・マツプＭＭにれは前に
述べた様に表、示メモリとＤ　ＲＣＳメモリとを収容し
ている）と固定文字メモリ８がまた示されている。表示
が（前もって遠隔データ・ソースから伝送され、ＤＲＣ
Ｓメモリに蓄えられている＞ＤＲＣ８文字を使用づる際
、表示メモリ７に蓄えられた付属データから回路４によ
って検出され、２つのＤＲＣＳチトブタ・ラッチ１−１
どＬ２のうらの１つが設定される。ラッチＬ１が設定さ
れると、メモリ・マツプＭＭの追加ＤＲＣＳチャプタＣ
１−１ｄａを同定するチャプタ・ポインタとして６ビツ
ｌ〜・アドレス・コードがアドレス・バスＡＤ１をとお
して印加される。１）ＲＣＳアドレス論理−Ｌレメント
Ａ　Ｄ　Ｌは、７ビツト・アドレス・バスＣＯＤを通し
て表示メモリ７から読み出された表示データを受信りる
。この表示データは、表示ぎれるべき文字を同定づる。 論即■レメントΔＤＬはまた、関連りるス：１−ヤンニ
ング・ライン上で表示されるべき文字の１０ドツト列の
特定の１つを同定（るドラ１〜列アドレスを４ビツト・
アドレス・バスＤＲＤを通して受信づる。 論理ニレメンｌ−Ａ　Ｄ　Ｌは、１０ビツト・アドレス
・バスＤＡ上でＤ　ＲＣＳチＸ・ブタＣＨｄａ中の特定
の１）ＲＣ８文字の特定のドツト列を含む３台に対重る
！！Ｈアドレスを生成する様に受信された表示データと
ドツト列アドレスに応答づる。 この語の中の情報は、１６ビツ］・・データ・バスＤＤ
の上で読み取られる。この情報の１２ビツトはく第１図
の）シフ１〜レジスタ１０への選択エレメントＳＥを経
由して送られるドツト情報である。この情報の残りの４
ビツトは、論理エレメント△ＤＬに送られるモード情報
である。このモード情報は、関連した文字に対づる情報
の残りのものを含む第２の詔アドレスを決定づるための
本出願人の英国特許出願Ｎｏ　、８２３３１１４　（特
願昭５８−２１４．２’＋９号、特開昭５９−１０３，
１４１号）で説明された様な方法で使用されている。 この後者の情報は、選択ニレメンｌ−Ｓ　Ｅを経由して
選択されたモードＩ−文字に対づる全ドツト情報（ずな
はち、ビクヒル旬に４ビツト）を含ｌυぐシフトレジス
タ１０に送られる。アドレス・バスＡＤ１からのチャプ
タ・ポインタによって同定されるＤＲＣＳチャプタは、
表示の全ラスタ・スキャンについて利用可能であり、従
って、このチャプタ中に蓄積されたセットの任意のＤＲ
Ｃ８文字はテレビジョン・モニタのスクリーン上でどの
文字位置にも表示され得るということは明らかである。 この発明に従って、Ｃ１−１ｄｌからＣｌ−１ｄ２０ま
でのＤＲＣＳチャプタ中に蓄積されているＤＲＣ８文字
セ文字セックのＤＲＣ３文字は、特定のリブ１リアある
いはスクリーンの全表示エリアのりブ］−リアの任意の
文字位置のみで表示に利用可能である。１−全フィール
ドＪ　ＤＲＣＳデータと呼ばれるものに対し、各サブエ
リアは、そのリブ］リノ′ど個別に関係イ」（）られた
セラミル中でＤ　ＲＣＳ文字が存在づる様な同数の文字
位置を持っＣいる。第４図は、２０個のサブエリアＳＡ
Ｉ〜５Ａ２０中の全表示エリアＴ　Ｄ　Ａの理論的な分
割を図式的に示している。前にも述べた様に、全表示エ
リアは２５の文字列ＲＯ〜Ｒ２４を含んでＪ３す、その
各々は４０個の文字位１ＥｆｃＰＯ〜ＣＰ３９を持って
いる。各文字列は、１０個のスキャンニング・ラインＳ
ＬＯ〜Ｓ　ｌ−９からなっている。サブエリアＳＡＩ〜
５Ａ２０は文字位置コラムの連続したベアーから形成さ
れている。従って、各１ノブエリアは５０個の文字位置
を含んでいる。５０（５１）のモードＴＤＲＣ３文字を
含んでいるＣｌ−１ｄｌからＣＨｄ２０までのｌ）　Ｒ
ＣＳヂ１νブタの各々は、２番目のアドレス・バスＡＤ
２上の６ビツト・アドレス・コードによって表現され′
（いる２番目のチャプタ・ポインタによって各ライン・
スキャンニング周期の各々の部分についてのみ同定され
ている。設定できる６ごツ１〜・カウンタＣＯＵは、こ
の後者の６ビツ１へ・アドレス・コードを供給する。［
全フィールドＪ　ｌ）　ＲＣＳデータ表示が効力を持つ
と、ラッチＬ２はＣｌ−（ｄｌからＣＨｄ２０までのＤ
　Ｆ＜　ＣＳチャプタに対づる最初のチャプタ・アドレ
ス（Ｘ　）にラッチされ、そしてこのアドレスはカウン
タＣＯＵに設定され、ライン・スキャンニング周波数で
生起するパルスＬＰによって各ライン・スキャンニング
周期の開始時にアドレス・バスＡＤ２に負荷される。従
って、各ライン・スキャンニング周期の最初ｒ、ＤＲＣ
ＳチャプタＣｌ−１ｄｌのみが表示に対づるＤ　ＲＣ８
を与えるのに利用可能である。カウンタＣＯＵは、コラ
ム・パルスによってフィードされる２分割回路ＤＶによ
って歩進する。これらのコラム・パルスＣＰは、チＶブ
タ列にわたって文字位置を実効的に同定するために表示
の各文字コラム位置の始まりで生起する。従って、各ス
キャンニング・ライン周期に対して、ＤＲＣＳヂトブタ
Ｃ１−１ｄｌは最初の２文字コラム位置に相応づる周期
の部分についてアドレスされ、そしてカウンタＣＯＵの
８１数は１つだけ増す。そこで第２のＤＲＣＳヂャブタ
ＣＨｄ２は、次の２つの文字コラム位置に相応するライ
ン・スキＶンニング周明の同様な部分でアドレスされる
。同様なことが、スキャンニング・ライン周期のＲ後に
至るまで続（プられる。次のパルスＬＰが生起するど、
カウンタＣＯＵはＤＲＣＳヂＶ７ブタＣＨｄｌを同定づ
る元の旧数位冒に再びりヒラ１〜され、そしてＣｌ−１
ｄｌからＣ１イｄ２０までのＤＲＣ８ｆｐブタの逐次ア
ドレシングは次のライン・スキトンニング周期に繰り返
され、爾後、全ラスタ・スギトンの各順次ライン・スギ
ャンニング周期へと繰り返えされる。第４図から、この
ＤＲＣＳヂャブタ・アドレシングの効果は、ＣＨｄｌか
らＣ１−１ｄ２０までのＤＲＣＳヂＩ・ブタの各々が、
リブ土リアＳＡＩ〜５Ａ２０のそれぞれの１つに対して
のみ利用可能であることが分らう。その結果、これらの
チャプタの１つに蓄積されたセットの各ＤＲＣ８文字は
、個別的かつ一意的に関連したサブエリア中のそれぞれ
の文字位置と関係４＝Ｊｔ：Ｊられる。このことは、Ｄ
ＲＣ８文字の各文字ドツト位置は高Ｍ像度グラヒック表
示を与えるように関連付【プられて、文字位置の各ビク
はル位置と個別的かつ一意的に関係イ」けられることを
意味づる。 完全にするために、第３図の装置にも示されていること
だが、文字コードＣＯＤと、このメモリ８から文字を使
用づる文字表示に対りるドラ１へ情報を生成するための
表示メモリ７よりの列番号［〕ＲＤによって直接アドレ
スされるところの１Δ１定文字メモリ８が存在すること
が示されている。表示メモリ自体は、ＲＯからＲ２ｆｔ
までの文字列アドレスによってアドレスされ、そして表
示の連続づる文字に対してバスＣＣＤ土°で文字コード
を読み出すためのＣＣＯ〜ＣＣ３９の文字コラム・アド
レスによってアドレスされている。 第３図の装置で用いられている種々のパルスは、第５図
中に図式的に示されているパルスπＩ数ヂＪ−ンによっ
て生成されていおり、これは（第１図の）タイミング回
路１５の一部分をなしている。このパルス８１数チ】８
−ンは、多数のカウンタ１６〜１９を含んでおり、パル
ス発生器２０からのトン１〜・パルスＤＰによってフィ
ードされている。これらのドツト・パルスは、表示のた
めのビット周波数［ｄで生起している。最初のカウンタ
１６は、法１２のコラム・カウンタであり、これは文字
ドラ；・列の１２のドツト位置に相応づる１２のドラ１
〜・パルス０ＰＹ）０〜Ｄ　Ｉ）ｌ）　１１の回帰リー
イクルを生成する。これらのパルスＤＰＰＯ〜ＤＰＰ１
１は（示されていないが）表示のための文字ドブ１〜列
の逐次ドツトを読み出づために７ドレスされている。カ
ウンタ１２のり゛イクル毎に１回づつ歩進パルス（＝１
ラム・パルスＣＰ）を受信するカウンタ１７は、４Ｑ］
の文字位置アドレスＣＲＰＯ〜ＣＲＰ３９を生成Ｊる法
４０の文字位置カウンタである。カウンタ１１の４ノイ
クル毎に１回歩進パルス（ライン・パルスＬＰ）を受信
するカウンタ１８は、ドラ１〜列アドレスＤＲＯ〜ＯＲ
９を生成する法１０の列カウンタであり、そしてカウン
タ１８のサイクル毎に１回歩進パルスを受信ダるカウン
タ１９は、文字列アドレスＲＯ〜１で２４を生成づる法
２５のカウンタである。 より少ない蓄積スペースを必要とりる他のＤＲＣ８文字
が使用される場合、全フィールドＤＲＣ８表示に対して
より少ないＤ　ＲＣＳヂトブタが必要とされるだらうこ
とは明らかてあらう。例えば、１００（１０２）モード
Ｐ　Ｄ　ＲＣＳ文字【；１、ｌ）　ＲＣ３ｆｔ−ブタに
蓄積でき、従って全フィールドＤＲＯ８表示に対し、１
０個のＤＲＣＳチャプタのみが必要とされよう。このこ
とは、各ＤＲＣＳブヤグタが表示の４文字位置コラムに
対して充分のブトブタを含んでいることを意味し、従っ
て、カウンタＣＯＵは適切なチャプタ・ポインタ・アド
レスを供給するために、第２文字位置コラム毎に１回で
はなく、第４文字位置コラム毎に１回のみ歩進されるべ
きであると言うことを意味している。この歩進の割合の
変換は、２から４までの分割回路ＤＶの分割数の変換に
よってづでに実行されている。 代案として、例えば、分〃１回路が１−３１回ｊ′８に
よって実現されている場合の様に、分割回路［）■の動
作の変更が適切でないところＣは、ブトブタ・ポインタ
・アドレシングは、カウンタＣＯＵとメモリ・マツプＭ
Ｍの間のアトしノス・バス△１〕２の物理的接続を修正
ブることにより変更される。 Ｍ６図は、カウンタｃＯＵ上（７）　６１１！Ｈ７）出
力端ｒＯＴ１〜０Ｔ６ｊ５よびメモリ・マツプＭ　Ｍ　
、Ｌの６個の入力端子ＪＴ１〜ｌＴ６の間ぐ、バス△１
）２の各アドレス接続の正規の１対１接続を示している
。第７図は、ＤＲＣ：Ｓチャプタの半数のみしかアドレ
スＵず、一方、分割回路Ｄｖに２分割しか維持しないと
ころのバスＡＤ２の修正されたアドレス接続を示しでい
る。これらの修正されたアドレス・バス接続において、
カウンタＣＯＵのＬＳＢ出力端子ＯＴ１は非接続のまま
にされ、他の出力端子ＯＴ２〜０ｌ−６１（Ｌ、ＭＳＢ
入力端子１−１−６を非接続のままにしながらメモリ・
マツプＭＭの１つだ（ブタない下位のビットの入力端子
にそれぞれ接続されている。これらの修正されたアドレ
ス接続の結果、メモリ・マツプＭＭに印加されたチャプ
タ・ポインタ・アドレスは、Ｌ　Ｓ　Ｂが実効的に「失
われた」ので、カウンタＣＯＵによって生じた２番目毎
のアドレス変化に今や続いている。 アドレス・バス接続を修正層るこの原理は、カウンタＣ
ＯＵによって生成された４個（あるいはそれ以上の）連
続したアドレス変化に対してメモリ・マツプＭＭに印加
された各アドレス・チトブタ・ポインタを維持するため
には、２つくあるいはそれ以上の）ＬＳＢが実効的に「
失われる」様に拡張できる。 全表示エリアの各文字位置に対づる個別Ｄ　ＲＣ８文字
を与えるための充分なりＲＣ８文字を持つ代りに、もっ
と少ない数のＤＲＣＳチャプタが供給でき、その結果、
２個（あるいはそれ以上）のサブエリアは同じＤＲＣＳ
ヂャプタをｌ−ＪＵ　ｅ　する」。 チャプタ毎のＤＲＣ８文字の数に応じて、ヂ↑・ブタ・
アドレシングはずＣに記述した様に全フィールドＤＲＣ
８表示を実行づることに々らう。表示メモリ７の内容は
、関連するりブエリア中の選択された文字位置について
アドレスされたチャプタのＤＲＣ３文字を割り当てるこ
とができ、これらの位置は細かい詳細さに相応し、ｌ）
　ＲＣＳ文字を一意的にそれらと関連付（）るものであ
る。リブエリアの満たされていない文字位置は、固定文
字メモリ８（一般にスベーである）からの文字に割り当
てられるか、全表示エリア７について利用可能なりＲＣ
Ｓチャプタ・メモリＣＬｌ　ｄｎからの文字に割り当て
ることができる。 （要　約） データ表示装置の文字メモリは、表示スクリーンのそれ
ぞれの１ノ′ブエリアに対してのみ表示用文字を供給づ
るのに利用できる複数個の別々のメモリに分割されてい
る。この発明は、いわゆる動的に再定義可能な文字レツ
１〜を用いる高解像度文字ベース表示を供給するのに特
に適している。第３図は、メモリ・セクションのアドレ
シングを図式的に示している。メモリ・セク、ジョンを
含むメモリ・マツプＭＭはカウンタＣＯＵによってアド
レスされている。ラッチＬ２は、第１番目のメモリ・セ
クションのアドレスにカウンタＣＯＵを初期設定し、一
方、各ライン・スキャンニング周期の間、ａ＊２分割器
Ｄ　Ｖ　ｌｆｉ第２第２慎いメモリ・セクションをアド
レスづる様にカウンタＣＯＵを歩進するために文字コラ
ム・パルスＣＰに応答する。各ライン・スキャンニング
周期の終りにおいて、ライン・パルスｔ−　ｐは第１番
目のメモリ・セクション・アドレスにカウンタＣＯＵを
リセットする。この発明の改良では、カウンタとメモリ
・マツプの間のアドレス・バスの接続は、メモリ・セク
ションに実際に印加されるアドレスが４番目の文字位回
毎にのみ変化する様に変更づる。

【図面の簡単な説明】

第１図は本発明のデータ表示装置を内Ｍづるビデオ表示
端末のブロック図、 第２図はメモリ・マツプの構成を示づ図、第３図はＤＲ
ＣＳアドレシング部分のブロック図、 第４図はサブエリアに分【ブられた表示スクリーンの理
論的区画を示す図、 第５図は第３図中のパルス発住回路のブロック図、 第６図と第７図はアドレシング・メモリ・セクションに
対する異ったアドレス接続を示す図である。 １・・・・・・・・・モデム ２・・・・・・・・・電話線 ３・・・・・・・・・データ・ソース ４・・・・・・・・・論理・プＯＩ？ツサ回路５・・・
・・・・・・コマンド・キー・パッド６・・・・・・・
・・アドレス／データ・バス・システム７・・・・・・
・・・表示メモリ ８・・・・・・・・・固定文字メモリ ９・・・・・・・・・ＤＲＣ８文字メモリ１０・・・・
・・・・・シフトレジスタ１１・・・・・・・・・カラ
ー・ルックアップ・テーブル１２・・・・・・・・・コ
ンバータ １３・・・・・・・・・テレビジョン・モニタ１４・・
・・・・・・・付属回路 １５・・・・・・・・・タイミング回路１６・・・・・
・・・・コラム・カウンタ１１・・・・・・・・・文字
位置カラ〕・夕１８・・・・・・・・・列カウンタ １９・・・・・・・・・カウンタ ２０・・・・・・・・・パルス発生器 ＡＤ・・・・・・アドレス・バス Ａ　Ｄ　Ｌ・・・論理エレメント ＣＣ・・・・・・文字コラム・アドレスＣＯＤ・・・７
ビツト・アドレス・バスＣＨ・・・・・・チャプタ ＣＯＵ・・・カウンタ ＣＰ・・・・・・コラム・パルス ＤΔ・・・・・・１０ピッ１−・アドレス・バスＤＡＤ
・・・列番号 ＤＤ・・・・・・１６ビツト・データ・バスＤＰ・・・
・・・ドラ１−・パルス ＤＰＰ・・・ドラ１〜・パルス １）　Ｒ・・・・・・ドツト列アドレスＤＲＤ・・・４
ビツト・アドレス・バスＤＶ・・・・・・分割回路 １−「・・・・・・入力回路 し・・・・・・・・・ラッチ ＬＰ・・・・・・ライン・パルス ＬＳＢ・・・最低位桁ピッ１へ Ｍ　Ｍ・・・・・・メモリ・マツプ ＭＳＢ・・・最上位桁ビット・ ＯＴ・・・・・・出力端子 ＲＧＢ・・・赤緑青色 ＳＡ・・・・・・１ノブエリア ＳＥ・・・・・・選択エレメント ＳＬ・・・・・・スキレンニング・ライン’ｒ　Ｄ　Ａ
・・・全表示エリア 特許出願人　エヌ・ベー・フィリップス・フルーイラン
ペンフ？ブリケニ 嘴 、　ＣＨｄ　４−　ＣＨｄ　１９　１ １ ＦＩＧ、２

Claims (1)

1. 【特許請求の範囲】 １、ラスタ・スキセン表示装置のスクリーンへの入ノＪ
   として、スキ１１ンニング・ラインの回帰サイクル中で
   表示のために繰り返してアクセスされる大量の蓄積デー
   タを表示づるデータ表示ｔｉｔであり、この表示データ
   は各々が複数個の文字位置からなる文字行ぐ組み立てら
   れた個別の文字から構成されており、また各個別文字の
   形状は当該文字に対づる文字フォルマットを構成するド
   ツト・マトリクスの選択されたドツトによって規定され
   、かつ本装置は、対応する複数個の動的に再定義可能な
   文字セット（ＤＲＣ８）を蓄積するための複数個のメモ
   リ・セクションと、表示を行うため、メｅす・セクショ
   ンよりＤ　ＲＣＳ文字の読み出しに際して個々に各メモ
   リ・セクションをある時間に１個同定する前述のメモリ
   ・セクションにアドレスするアドレシング手段とを具え
   てなるデータ表示装置において、前述のアドレシング手
   段がラスタ・スキャンの各ライン・スキャンニング周期
   の対応づる最初の部分に前述のメモリ・セクションの最
   初の１つにアドレス操作することができ、そして更に前
   述の各ライン・スキャンニング周期のそれぞれの対応づ
   ”る部分に対して前述のメモリ・セクションの他の部分
   をアドレスすることが可能である如くし、それにより前
   述のメモリ・セクションの任意の１つに蓄積されたＤＲ
   Ｃ８文字が、スクリーンの全表示エリアの特定のザブエ
   リアかまたはそのメモリ・けクションがこの様なアドレ
   シングによって個別に同定されている様なスクリーンの
   全表示エリアのサブエリアにおいてのみ表示のために利
   用可能である如くした構成を特徴とするデータ表示８ｉ
   置。 ２、各メモリ・セクションは、スクリーンの全表示エリ
   アの前述のサブエリアの１つの中で文字部分が存在する
   様な多数のＤＲＣ３文字を蓄積づるための容量を持って
   いることを特徴とする特許請求範囲第１項記載のデータ
   表示装置。 ３、スクリーンの全表示エリアの２つあるいはそれ以上
   のザブエリアは、セットの任意のＤＲＣ３がこれらの２
   つあるいはそれ以上のり一ブエリアのいずれか１つの任
   意の文字位置中で表示のために利用可能であるように単
   一メモリ・セクション中にＨ積されている同じＤＲＣ３
   文字レットを「共有」していることを特徴とする特許請
   求範囲第１項記載のデータ表示装置。 ４、追加的ＤＲＣ３文字セットを収容Ｊることができ、
   スクリーンの全表示エリア上で任意の文字位置で表示づ
   るためのＤＲＣ８文字を供給する前述のアドレス手段に
   につでアドレスされる少なくとも１つの追加メモリ・セ
   クションを備えている特許請求範囲第１項ないし第４項
   のいずれかに記載のデータ表示装置。 ５、この装置の動作を制御するための論理・プロセッサ
   手段を含むデータ表示１Ｗｉｔであり、前述のアドレシ
   ング手段が前述の論理・プロセッサ手段と協同しており
   、そしてＤＲＣ８文字を用いる表示に関連してラスタ・
   スキャンの最初において前述の最初のメモリ・セクショ
   ンのアドレスにラッチされるラッチを含んでおり、前述
   の最初のメモリ・セクションの前述のアドレスに相応す
   る初期カウントに対づる前述のラッチによって設定され
   る多重ビット・アドレス・カウンタを含んでいるアドレ
   シング手段、そして各ｎ番目のコラム・パルスに相応し
   て順次前述の他のメモリ・セクションのアドレスを供給
   する様にカウンタを歩進する文字列にわたって文字位置
   を同定するくコラム）パルスに応答づる分割手段、各ラ
   イン・スキャンニング周期の最初でモの初期パルスにリ
   セットされるカウンタを具えたことを特徴とする特許請
   求範囲第１項ないし第５項のいずれかに記載のデータ表
   示ＨｆＷ／。 ６、前述のカウンタが２番目のコラム・パルス毎に歩進
   規ることを特徴とする持重請求範囲第５項記載のデータ
   表示装置。 ７、カウンタよりｉ）　ＲＣＳメモリ・セクションをア
   ドレスするためメモリ・セクション・アドレスが送られ
   るアドレス・バスは、カウンタの複数個の出力端子とメ
   モリ・けクションに共通である複数個の入力端子の間に
   接続されている複数個のバス接続を有しており、そのバ
   ス接続についてカウンタのＬＳＢ　＜＠下位桁ビット）
   出力端子が非接続のままにされており、そして他の出力
   端子の各々が、ＭＳＢ（最上位桁ビット）入力端子を非
   接続のままにしながら、メモリ・ヒクシ＝】ンの１つだ
   １プ少ない下位ビット値の入力端子にそれぞれ接続され
   ていることを特徴とする特許請求範囲第５項または第６
   項記載のデータ表示装置。 ８．２つあるいはそれ以上のＬＳＢ出力端子が非接続の
   ままにされ、ＭＳＢ入力端子の対応リ−る数が非接続の
   ままにされており、残りの出力端子がそれらのビット値
   の順に従って残りの入力端子にそれぞれ接続されている
   様にしたことを特徴とする特許請求範囲第７項記載のデ
   ータ表示装置。